第5章 處理器總線時(shí)序與系統(tǒng)總線

第五章處理器總線時(shí)序和系統(tǒng)總線CollegeofphysicsHunanUniversityofScienceandTechnology第五章處理器總線時(shí)序和系統(tǒng)總線5.1有關(guān)總線的基本概念5.2總線仲裁方法5.3總線握手方法5.4Pentium處理器的典型總線操作時(shí)序5.5PC系列微機(jī)中的常用標(biāo)準(zhǔn)總線5.1有關(guān)總線的基本概念5.1.1總線與總線模塊5.1.2總線操作及控制5.1.3總線的功能和性能指標(biāo)5.1.4總線周期與指令周期、時(shí)鐘周期的關(guān)系5.1.1總線與總線模塊

總線是在模塊與模塊之間或者設(shè)備與設(shè)備之間傳送信息的一組公用信號(hào)線，是系統(tǒng)在主控器(模塊或設(shè)備)的控制下，將發(fā)送器(模塊或設(shè)備)發(fā)出的信息準(zhǔn)確地傳送給某個(gè)接收器(模塊或設(shè)備)的信號(hào)通路。

總線的特點(diǎn)在于其公用性，即它同時(shí)掛接多個(gè)模塊或設(shè)備?？偩€按其信號(hào)線性質(zhì)不同一般可分為：讀寫(xiě)控制線數(shù)據(jù)傳輸握手線總線仲裁線中斷控制線DMA控制線控制總線CB：地址總線AB：數(shù)據(jù)總線DB：5.1.1總線與總線模塊1.總線分組用于把數(shù)據(jù)送入或送出MPU，為雙向總線。用于指定數(shù)據(jù)送往或來(lái)自何處，為MPU發(fā)出的單向總線。因MPU型號(hào)的不同而不同，正是CB的不同特性決定了各種MPU不同的接口特點(diǎn)?？偩€的另一種分組法：基本信息總線仲裁總線數(shù)據(jù)握手總線數(shù)據(jù)總線DB地址總線AB存儲(chǔ)器與I/O讀寫(xiě)控制線總線仲裁線中斷仲裁控制線DMA仲裁控制線保證在總線操作期間基本信息總線上信息的正常傳送。5.1.1總線與總線模塊2.總線模塊總線主模塊總線從模塊主從模塊連接在總線上的模塊（設(shè)備）有三種：

工作于主控方式，可以控制和管理總線。工作于受控方式，只能在主模塊控制下工作。有時(shí)工作于主控方式，有時(shí)工作于受控方式。5.1.1總線與總線模塊微機(jī)系統(tǒng)中的各種操作本質(zhì)上都是通過(guò)各級(jí)總線進(jìn)行的信息交換，統(tǒng)稱(chēng)為總線操作。5.1.2總線操作及控制同一時(shí)刻，總線上只能允許一對(duì)模塊進(jìn)行信息交換。當(dāng)有多個(gè)模塊都要使用同一總線進(jìn)行信息傳輸時(shí)，只能采用分時(shí)方式，即將總線時(shí)間分成很多段，每段時(shí)間可以完成模塊之間一次完整的信息交換，通常稱(chēng)之為一個(gè)數(shù)據(jù)傳輸周期或一個(gè)總線操作周期。

一個(gè)總線操作周期一般要分成4個(gè)階段：5.1.2總線操作及控制總線請(qǐng)求和仲裁階段尋址階段傳數(shù)階段結(jié)束階段總線請(qǐng)求和仲裁階段需要使用總線的主模塊提出請(qǐng)求，由總線使用的仲裁機(jī)構(gòu)確定把下一個(gè)傳輸周期的總線使用權(quán)分配給哪一個(gè)請(qǐng)求源。

一個(gè)總線操作周期一般要分成4個(gè)階段：

取得使用權(quán)的主模塊通過(guò)總線發(fā)出本次要訪問(wèn)的從模塊的存儲(chǔ)器地址或I/O端口地址及有關(guān)命令，讓參與本次傳輸?shù)膹哪K開(kāi)始啟動(dòng)。5.1.2總線操作及控制總線請(qǐng)求和仲裁階段尋址階段傳數(shù)階段結(jié)束階段

一個(gè)總線操作周期一般要分成4個(gè)階段：

主模塊和從模塊進(jìn)行數(shù)據(jù)交換。在主模塊發(fā)出的控制信號(hào)作用下，數(shù)據(jù)由源模塊發(fā)出，經(jīng)數(shù)據(jù)總線傳送到目的模塊。5.1.2總線操作及控制總線請(qǐng)求和仲裁階段尋址階段傳數(shù)階段結(jié)束階段

一個(gè)總線操作周期一般要分成4個(gè)階段：主從模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線，以便其他模塊能繼續(xù)使用。5.1.2總線操作及控制總線請(qǐng)求和仲裁階段尋址階段傳數(shù)階段結(jié)束階段為了確保這4個(gè)階段正確推進(jìn)，必須施加總線操作控制。包括兩個(gè)層面的控制：

總線仲裁

總線握手

總線操作控制與總線操作四階段的關(guān)系：總線請(qǐng)求與仲裁尋址傳數(shù)結(jié)束（撤出總線）總線操作四階段總線握手總線仲裁5.1.2總線操作及控制1.總線的功能5.1.3總線的功能和性能指標(biāo)基本功能：數(shù)據(jù)傳送占用仲裁傳輸握手輔助功能：

收發(fā)緩沖

出錯(cuò)處理

……

2.總線的性能指標(biāo)

總線的主要性能指標(biāo)有:總線帶寬總線位寬總線工作頻率5.1.3總線的功能和性能指標(biāo)

總線帶寬指的是單位時(shí)間內(nèi)總線上可傳送的數(shù)據(jù)量，又稱(chēng)總線最大傳輸率。

總線位寬指的是總線上能同時(shí)傳送的數(shù)據(jù)位數(shù)。

總線工作頻率指的是用于控制總線操作周期的時(shí)鐘信號(hào)頻率，所以也叫總線時(shí)鐘頻率。

三者關(guān)系：總線帶寬=總線位寬×總線工作頻率5.1.4總線周期與指令周期、時(shí)鐘周期的關(guān)系

時(shí)鐘周期是處理器中處理動(dòng)作的最小時(shí)間單位，通常稱(chēng)之為一個(gè)T狀態(tài)。

總線周期是指CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫(xiě)操作所需要的時(shí)間，它是微處理器完成一步完整操作的最小時(shí)間單位。

指令周期是指一條指令從取指開(kāi)始至執(zhí)行完畢所需要的時(shí)間，通常要經(jīng)歷若干個(gè)總線周期。不同指令或同一指令尋址方式不同時(shí)，其指令周期也不同。

時(shí)鐘周期是計(jì)算機(jī)定時(shí)工作的基本時(shí)間單元，一個(gè)總線周期通常包括幾個(gè)時(shí)鐘周期，而一個(gè)指令周期通常又包括幾個(gè)總線周期。時(shí)鐘周期總線周期(機(jī)器周期)指令周期三者關(guān)系

總線仲裁又叫總線判決，其目的就是合理地控制和管理系統(tǒng)中需要占用總線的請(qǐng)求源，在多個(gè)源同時(shí)提出總線請(qǐng)求時(shí)，以一定的優(yōu)先算法仲裁哪個(gè)應(yīng)獲得對(duì)總線的占用權(quán)。如果沒(méi)有總線仲裁，很容易產(chǎn)生總線沖突。

總線沖突是指在總線上同時(shí)有兩個(gè)或兩個(gè)以上的模塊要傳送相互矛盾的信息時(shí)引起的沖突，沖突的表現(xiàn)形式后果因驅(qū)動(dòng)總線的邏輯器件類(lèi)型而異。因此總線仲裁就是要確保任何時(shí)刻總線上最多只有一個(gè)模塊發(fā)送信息，而決不出現(xiàn)多個(gè)主控器同時(shí)占用總線的現(xiàn)象。5.2總線仲裁方法常見(jiàn)的總線仲裁協(xié)定有：5.2總線仲裁方法1.“菊花鏈”仲裁(串行仲裁)2.并行仲裁3.并串行二維仲裁1)三線菊花鏈判決原理動(dòng)畫(huà)演示1.“菊花鏈”

仲裁2.并行仲裁3.并串行二維仲裁三線菊花鏈仲裁原理圖總線總線仲裁器BGBGIN1BRBBC1BGOUT1BGIN2C2CnBGOUT2BGINnBCLK(總線時(shí)鐘)5.2總線仲裁方法2)判決定時(shí)圖BRBGBBC1C2C1C2C1①②③④1.“菊花鏈”

仲裁2.并行仲裁3.并串行二維仲裁5.2總線仲裁方法3)這種菊花鏈仲裁協(xié)定的要點(diǎn)：

每時(shí)刻只有一個(gè)模塊作為總線通信的實(shí)際主控模塊；

先請(qǐng)求者先響應(yīng)，且在一個(gè)總線操作周期之內(nèi)不被打斷；

同一時(shí)刻幾個(gè)模塊請(qǐng)求者，按優(yōu)先級(jí)排序響應(yīng)。1.“菊花鏈”

仲裁2.并行仲裁3.并串行二維仲裁5.2總線仲裁方法4)總線時(shí)鐘線(BCLK)的作用：控制總線交換速度限制了鏈路上允許串入的Ci個(gè)數(shù)N：N≤TBCLKΔtTBCLK為總線時(shí)鐘周期Δt為每個(gè)主控模塊的平均傳輸延時(shí)1.“菊花鏈”

仲裁2.并行仲裁3.并串行二維仲裁5.2總線仲裁方法5)菊花鏈仲裁的優(yōu)缺點(diǎn)邏輯和物理實(shí)現(xiàn)都很簡(jiǎn)單;優(yōu)點(diǎn)：

鏈路上任一環(huán)節(jié)發(fā)生故障，將阻止其后面的設(shè)備獲得總線控制權(quán)。

鏈路連好后，優(yōu)先級(jí)結(jié)構(gòu)不能改變，容易出現(xiàn)"飽餓"不均。響應(yīng)速度較慢，系統(tǒng)中能容納的主控設(shè)備數(shù)受時(shí)鐘頻率限制缺點(diǎn)：易于擴(kuò)充。1.“菊花鏈”

仲裁2.并行仲裁3.并串行二維仲裁5.2總線仲裁方法也叫獨(dú)立請(qǐng)求仲裁

1)特點(diǎn)：每個(gè)Ci均有自己獨(dú)立的BR、BG線與總線仲裁器相連。并行判決機(jī)構(gòu)示意圖總線仲裁器總線BR1BG1BR2BG2BRnBGnBBBCLKC1C2Cn1.“菊花鏈”仲裁2.并行仲裁3.并串行二維仲裁5.2總線仲裁方法并行仲裁2)判決原理：判決器直接識(shí)別各Ci請(qǐng)求,仲裁后直接向選中的Ci發(fā)BGi；Ci用完后,撤消BBi,判決器撤消BGi，為下次判作準(zhǔn)備。Ci撤消BRi，升起B(yǎng)Bi，使BB有效；總線仲裁器總線BR1BG1BR2BG2BRnBGnBBBCLKC1C2Cn5.2總線仲裁方法3)判決器仲裁算法：4)優(yōu)缺點(diǎn)優(yōu)點(diǎn)：響應(yīng)速度快，適于實(shí)時(shí)性要求高的多處理機(jī)系統(tǒng)使用。缺點(diǎn)：控制線較多，邏輯復(fù)雜，不易擴(kuò)充，故主控器較多時(shí)不適用。固定優(yōu)先級(jí)算法循環(huán)優(yōu)先級(jí)算法5.2總線仲裁方法1.“菊花鏈”仲裁2.并行仲裁3.并串行二維仲裁二維總線仲裁系統(tǒng)兼具有串鏈法和并行法的優(yōu)越性，既有較好的靈活性、可擴(kuò)展性，又可容納較多的設(shè)備而不使結(jié)構(gòu)過(guò)于復(fù)雜，還有較快的響應(yīng)速度。5.2總線仲裁方法1.“菊花鏈”仲裁2.并行仲裁3.并串行二維仲裁

5.3總線握手

總線握手主要解決主模塊取得總線占用權(quán)后，如何在主模塊和從模塊之間實(shí)現(xiàn)可靠的尋址和數(shù)據(jù)傳輸?shù)膯?wèn)題。常見(jiàn)的總線握手方法：1.同步總線協(xié)定2.異步總線協(xié)定3.半同步總線協(xié)定這是最簡(jiǎn)單、最易實(shí)現(xiàn)的一種總線握手技術(shù)。1)特點(diǎn)：總線系統(tǒng)中只用一個(gè)時(shí)鐘信號(hào)源作為同步控制源;5.3總線握手模塊間通過(guò)總線進(jìn)行一次數(shù)據(jù)傳送的時(shí)間是固定的，每次傳送一旦開(kāi)始，主從模塊都必須按嚴(yán)格的時(shí)間規(guī)定完成相應(yīng)的動(dòng)作。1.同步協(xié)定2.異步協(xié)定3.半同步協(xié)定CLKT4T3T2T1T4T3T2T1A0～A19D0～D7存儲(chǔ)器讀周期存儲(chǔ)器寫(xiě)周期地址地址數(shù)據(jù)數(shù)據(jù)MEMRMEMW2)定時(shí)時(shí)序舉例（PC/XT同步總線）1.同步協(xié)定2.異步協(xié)定3.半同步協(xié)定T1周期，CPU發(fā)出訪問(wèn)存儲(chǔ)器的地址T2周期，CPU發(fā)出存儲(chǔ)器讀操作命令T3周期,被選中的存儲(chǔ)單元把數(shù)據(jù)送上總線T4周期,主從模塊撤消讀命令和總線上的數(shù)據(jù)、地址、結(jié)束總線周期5.3總線握手3)優(yōu)缺點(diǎn)為解決這一矛盾，較好的辦法是采用異步總線握手技術(shù)。簡(jiǎn)單、容易實(shí)現(xiàn)完成一次總線操作只需一個(gè)來(lái)回行程(讀)或一個(gè)單程(寫(xiě))，操作時(shí)間短，適于高速運(yùn)行需要。優(yōu)點(diǎn)：適應(yīng)性較差。只能按最壞的可能性來(lái)確定總線周期的時(shí)間，而且一旦設(shè)計(jì)好后，總線上不能再接更低速的設(shè)備。缺點(diǎn)：1.同步協(xié)定2.異步協(xié)定3.半同步協(xié)定5.3總線握手常用的是全互鎖異步協(xié)定。1)特點(diǎn)：主控器和受控器采用一問(wèn)一答的方式工作。因此要求主、受控器分別要發(fā)出至少一個(gè)控制信號(hào)，通過(guò)兩者互為因果的交替變化、一問(wèn)一答來(lái)保證可靠傳輸。1.同步協(xié)定2.異步協(xié)定3.半同步協(xié)定5.3總線握手主控M受控S數(shù)據(jù)地址④②③①①②③④寫(xiě)周期讀周期2)定時(shí)時(shí)序：?jiǎn)?dòng)受控器接收數(shù)據(jù)通知主控器數(shù)據(jù)接受完畢通知受控器信號(hào)已撤消受控器撤消信號(hào)傳輸周期結(jié)束啟動(dòng)受控器準(zhǔn)備數(shù)據(jù)通知主控器數(shù)據(jù)已準(zhǔn)備好通知受控器數(shù)據(jù)已接受受控器撤消信號(hào)傳輸周期結(jié)束適應(yīng)性好數(shù)據(jù)傳輸高度可靠?jī)?yōu)點(diǎn)：缺點(diǎn)：每次總線操作要經(jīng)2個(gè)來(lái)回行程，傳輸延遲是同步協(xié)定的2倍。5.3總線握手1.同步協(xié)定2.異步協(xié)定3.半同步協(xié)定綜合同步、異步協(xié)定兩者的優(yōu)點(diǎn)而產(chǎn)生的一種混合式總線握手協(xié)定。本質(zhì)上，是按同步總線的原理工作的?？偩€操作過(guò)程只在時(shí)鐘脈沖一個(gè)信號(hào)控制下完成。但它又不象同步總線那樣總線周期固定，它通過(guò)設(shè)置一根“等待”（WAIT）或“就緒”（READY）信號(hào)線，可以使總線周期延長(zhǎng)整數(shù)個(gè)時(shí)鐘周期。1.同步協(xié)定2.異步協(xié)定3.半同步

協(xié)定5.3總線握手5.4Pentium的基本總線操作時(shí)序Pentium與80486一樣，支持多種多樣的總線傳輸，以滿足高性能系統(tǒng)的需要。但無(wú)論哪種總線傳輸，均采用半同步握手協(xié)定來(lái)控制其傳送操作的進(jìn)行。較典型的有：非流水線式讀/寫(xiě)周期的總線時(shí)序突發(fā)式讀/寫(xiě)周期的總線時(shí)序流水線式讀/寫(xiě)周期的總線時(shí)序5.4Pentium的基本總線操作時(shí)序1.非流水線式讀/寫(xiě)周期的總線時(shí)序T1T2TiT1T2TiT1T2T2TiT2T2無(wú)效無(wú)效CLKADDRADSCACHEW/RNABRDYDATAPCHK有效有效有效無(wú)效有效T1T2基本的2-2周期帶等待態(tài)的總線周期讀寫(xiě)寫(xiě)讀等待等待CLKADDRADSCACHEW/RKENBRDYDATAPCHK2.突發(fā)式讀/寫(xiě)周期的總線時(shí)序5.4Pentium的基本總線操作時(shí)序讀寫(xiě)T1T2T2T2T2TiT1T2T2T2T2Ti有效有效流水線突發(fā)式讀周期3.流水線式讀/寫(xiě)周期的總線時(shí)序5.4Pentium的基本總線操作時(shí)序流水線式讀寫(xiě)周期3.流水線式讀/寫(xiě)周期的總線時(shí)序5.4Pentium的基本總線操作時(shí)序5.5PC系列微機(jī)中的常用標(biāo)準(zhǔn)總線5.5.1標(biāo)準(zhǔn)總線概述

5.5.2目前常用目塊級(jí)內(nèi)部擴(kuò)展總線

5.5.3目前常用系統(tǒng)級(jí)外部總線

5.5PC系列微機(jī)中的常用標(biāo)準(zhǔn)總線5.5.1標(biāo)準(zhǔn)總線概述所謂總線標(biāo)準(zhǔn)是指國(guó)際工業(yè)界正式公布或推薦的連接各個(gè)模塊的總線規(guī)范，是把各種不同的模塊或設(shè)備組成計(jì)算機(jī)系統(tǒng)或計(jì)算機(jī)應(yīng)用系統(tǒng)時(shí)必須遵循的連接規(guī)范?？偩€按其在系統(tǒng)中的位置及功能不同，一般可分為三級(jí)：芯片級(jí)總線：利用它把芯片連成模塊模塊級(jí)總線：利用它把主板和主板上各模塊連成微機(jī)系統(tǒng)級(jí)總線：利用它把多臺(tái)微機(jī)或設(shè)備連成微機(jī)系統(tǒng)從微機(jī)應(yīng)用角度看，最關(guān)心的是模塊級(jí)和系統(tǒng)級(jí)總線。5.5.1標(biāo)準(zhǔn)總線概述無(wú)論哪種總線標(biāo)準(zhǔn)，盡管在設(shè)計(jì)細(xì)節(jié)和適應(yīng)范圍上有很多不同，各有特點(diǎn)，但從總體原則上看，每種總線設(shè)計(jì)所要解決的問(wèn)題是大體相同的，其總線規(guī)范（Specification）一般都應(yīng)包括如下幾部分：機(jī)械結(jié)構(gòu)規(guī)范功能規(guī)范電氣規(guī)范5.5.1標(biāo)準(zhǔn)總線概述5.5.2目前常用模塊級(jí)內(nèi)部擴(kuò)展總線ISA總線(AT總線)PCI總線AGP總線PCMCIA總線1.ISA總線(AT總線)ISA總線是對(duì)XT總線的擴(kuò)展，以適應(yīng)8/16位數(shù)據(jù)總線的要求。常見(jiàn)的286、386、486等微機(jī)都采用了這種標(biāo)準(zhǔn)總線。(1)ISA總線的主要特點(diǎn)：64KI/O地址空間（0000H～FFFFH）；24根地址線，支持16M存儲(chǔ)器地址空間；8/16位數(shù)據(jù)線，支持8位或16位數(shù)據(jù)存??；最高時(shí)鐘頻率為8MHz；最大傳輸率為16MB/S；15級(jí)硬件中斷；7級(jí)DMA通道；開(kāi)放式總線結(jié)構(gòu)，允許多個(gè)CPU共享系統(tǒng)資源。5.5.2目前常用目塊級(jí)內(nèi)部擴(kuò)展總線(2)ISA總線信號(hào)ISA總線共包含98根信號(hào)線，它們是在原來(lái)的8位XT總線62線的基礎(chǔ)上再擴(kuò)充36線而成的。其擴(kuò)展I/O插槽也在原來(lái)XT總線的62線連接器的基礎(chǔ)上，附加了一個(gè)36線的連接器，如下圖所示。

C18C1D18D1A31B31A1B1

5.5.2目前常用目塊級(jí)內(nèi)部擴(kuò)展總線2.PCI總線PCI總線是一種高性能的32位局部總線，可同時(shí)支持多組外圍設(shè)備，且不受制于微處理器，并能兼容現(xiàn)有的ISA、EISA、MCA等總線，與它們共存于PC系統(tǒng)中。1)PCI總線的主要特點(diǎn)：①性能優(yōu)良②靈活性、兼容性好③自動(dòng)配置，有"即插即用"功能，使用方便④發(fā)展前途好⑤價(jià)格較低5.5.2目前常用目塊級(jí)內(nèi)部擴(kuò)展總線2)PCI總線信號(hào)5.5.2目前常用目塊級(jí)內(nèi)部擴(kuò)展總線CPU3)PCI總線系統(tǒng)結(jié)構(gòu)PCI總線5PCI總線4PCI總線3PCI設(shè)備PCI橋PCI橋標(biāo)準(zhǔn)總線橋路設(shè)備PCI橋存儲(chǔ)控制器存儲(chǔ)器CPU總線PCI橋路標(biāo)準(zhǔn)總線橋路PCI設(shè)備PCI橋PCI設(shè)備PCI總線1PCI總線2標(biāo)準(zhǔn)總線2(ISA、EISA、…)標(biāo)準(zhǔn)總線1(ISA、EISA、…)5.5.2目前常用目塊級(jí)內(nèi)部擴(kuò)展總線(2)ISA總線插槽和PCI總線插槽5.5.3目前常用系統(tǒng)級(jí)外部總線Centronics總線IEEE488總線CAMAC總線ATA/IDE總線

SCSI總線RS-232-C總線USB總線IEEE1394總線USB總線由Intel、Compaq等7家公司聯(lián)合制定的新型通用串行總線標(biāo)準(zhǔn)。USB1.0版于1995年1月正式提出，1998年和1999年又相繼推出了USB1.1版和USB2.0版。它主要用于低速設(shè)備（鍵盤(pán)、鼠標(biāo)等）和中速設(shè)備（U盤(pán)、掃描儀、Modem、數(shù)字相機(jī)等）與PC機(jī)連接。主要性能特點(diǎn)：設(shè)備連接簡(jiǎn)單，具有即插即用和熱插拔的功能；具有適合傳送多媒體數(shù)據(jù)的傳輸方式；由電纜提供+5V電源，但提供的電源功率十分有限，最大為100mA電流；數(shù)據(jù)傳輸速率高，采用屏蔽線可達(dá)12Mb/s，無(wú)屏蔽的最高速率為1.5Mb/s；兩設(shè)備間的最大傳輸距離為4-5m；最多可掛接127臺(tái)USB設(shè)備（用8位地址碼區(qū)分）。USB系統(tǒng)的硬件組成USB主機(jī)控制器/根集線器(HostController/RootHub)USB集線器(USBHub)USB設(shè)備(USBDevice)USB總線高速設(shè)備中速設(shè)備低速設(shè)備USB系統(tǒng)的硬件組成(續(xù))USB總線主處理器北橋DRAM南橋/USB控制器HDUSB設(shè)備圖形控制器顯示器PCI總線ISA總線IDE總線USB總線USB主機(jī)控制器在系統(tǒng)中的位置USB的傳輸方式根據(jù)USB設(shè)備的使用特點(diǎn)及其對(duì)系統(tǒng)資源需求的不同，在USB規(guī)范中規(guī)定了四種不同的數(shù)據(jù)傳輸方式：等步傳輸方式(Isochronous)：用于連接需連續(xù)傳輸，且對(duì)數(shù)據(jù)的正確性要求不高而對(duì)時(shí)間極為敏感的外部設(shè)備；以固定的傳輸速率不斷地傳輸數(shù)據(jù)；中斷傳輸方式(Interrupt)：傳送的數(shù)據(jù)量很小，但需及時(shí)準(zhǔn)確處理；控制傳輸方式(Control)：用于傳送控制信號(hào)，包括設(shè)備控制指、設(shè)備狀態(tài)查詢及確認(rèn)命令等，數(shù)據(jù)量小，且實(shí)時(shí)性要求不高；成批傳輸方式(Bulk)：用來(lái)傳送數(shù)據(jù)量大，且要求正確無(wú)誤，但對(duì)實(shí)時(shí)性要求不高的數(shù)據(jù)USB總線USB的連接方法與連接器USB采用的樹(shù)型連接方法，USB系統(tǒng)必有一個(gè)根集線器在PC機(jī)內(nèi)與主總線相接，以它為根節(jié)點(diǎn)最多可分成6層對(duì)外設(shè)進(jìn)行樹(shù)型連接，最多可接127個(gè)設(shè)備。USB的連接電纜插頭分為A型和B型兩種，A型插頭用于“向下”連接，B型插頭用于“向上”連接。無(wú)論A型還是B型插頭，都具有4根信號(hào)引腳，引腳1和4分別為+5V電源線和地線，引腳2和3則分別為串行位數(shù)據(jù)傳送線，為支持熱插拔功能，引腳設(shè)計(jì)為1和4引腳長(zhǎng)，2和3引腳短。USB總線USB總線USB的連接方法與連接器USB總線USB的連接方法與連接器USB總線HostComputerHub1Hub2設(shè)備設(shè)備Hub3Hub4設(shè)備設(shè)備設(shè)備設(shè)備設(shè)備設(shè)備主機(jī)(根)第一層第二層第三層第四層USB的樹(shù)型連接結(jié)構(gòu)IEEE1394總線IEEE1394是1995年批準(zhǔn)和發(fā)布的一種最新的高性能串行總線標(biāo)準(zhǔn)，它與USB有很多相似之處，但是它是針對(duì)高速I(mǎi)/O設(shè)備提出的，其I/O速度是USB最高速度的8倍以上。IEEE1394的主要性能特點(diǎn)：數(shù)據(jù)傳輸速率高，傳輸率分100、200、400Mb/s三檔，特別適合于新型高速硬盤(pán)以及多媒體數(shù)據(jù)傳送；數(shù)據(jù)傳送實(shí)時(shí)性強(qiáng)，對(duì)于多媒體數(shù)據(jù)可保證圖像和聲音不失真；源于兩點(diǎn)，一是除異步傳送外，還提供等步傳送；二是總線仲裁除優(yōu)先權(quán)仲裁外還有均等仲裁和緊急仲裁兩種方式。結(jié)構(gòu)