第2章 微型計(jì)算機(jī)基本組成電路

第2章微型計(jì)算機(jī)的基本組成電路1算術(shù)邏輯單元ArithmaticLogicUnit(ALU)ALUABControlS2觸發(fā)器2.1RS觸發(fā)器2觸發(fā)器(Trigger)時(shí)標(biāo)RS觸發(fā)器2.1RS觸發(fā)器2.2D觸發(fā)器RS觸發(fā)器2.2D觸發(fā)器2.3JK觸發(fā)器JK觸發(fā)器是組成計(jì)數(shù)器的理想記憶元件K3寄存器(Register)3.1緩沖寄存器(Buffer)3寄存器LOAD門3寄存器可控緩沖寄存器3.2移位寄存器ShiftingRegister3.3計(jì)數(shù)器(Counter)3.3.1行波計(jì)數(shù)器(Travellingwavecounter)JKJKJKJK可控計(jì)數(shù)器3.3.2同步計(jì)數(shù)器(SynchronousCounter)3.3.3環(huán)行計(jì)數(shù)器(RingCounter)環(huán)形計(jì)數(shù)器不是用來計(jì)數(shù)的，而是用來發(fā)出順序控制信號的D0D1D2D33.3.4程序計(jì)數(shù)器(ProgramCounter)3.4累加器(Accumulator)4三態(tài)輸出電路VDD5總線結(jié)構(gòu)BUS控制字CONLAEALBEBLCECLDED為了避免信息在公共總線中亂竄，規(guī)定在某一時(shí)刻，只有一個(gè)寄存器的L門為高電平，另一寄存器的E門為低電平。W3W2W1W05總線結(jié)構(gòu)簡化為符號圖6存儲器（Memory）存儲器是計(jì)算機(jī)的主要組成部分。既可用來存儲數(shù)據(jù)，也可用來存放計(jì)算機(jī)的運(yùn)算程序。由寄存器組成，可以看做是一個(gè)寄存器堆，每個(gè)存儲單元相當(dāng)于一個(gè)緩沖寄存器。兩大類：只讀存儲器ROM和隨機(jī)存取存儲器RAM6存儲器一個(gè)存儲器包含數(shù)以千計(jì)的存儲單元，因?yàn)橐娣艛?shù)據(jù)和程序；每個(gè)存儲單元必須有一個(gè)固定的地址才能進(jìn)行數(shù)據(jù)的存入和取出，因而有數(shù)以千計(jì)的地址；譯碼器可以減少向外引出的地址線的數(shù)量。6存儲器……1136存儲器一個(gè)存儲單元由若干個(gè)位（bit）組成；8個(gè)位（bit）組成一個(gè)字節(jié)（byte），即一個(gè)存儲單元，對應(yīng)一個(gè)地址；16個(gè)存儲單元的存儲器，16個(gè)地址，需要4根地址線；16×8個(gè)位；10根地址線組成1024個(gè)存儲單元，稱為1K6.1只

讀

存

儲

器

R

O

MROM的符號存儲地址寄存器（MAR）

MemoryAddressRegister將所要尋找的存儲單元的地址暫存下來，以備下一條指令用。是一個(gè)可控緩沖寄存器，有L門以控制地址的輸入。MAR和ROM

的

聯(lián)系

是

雙態(tài)

的取指周期的信號流通6.2隨機(jī)存儲器RAM不但能讀取已經(jīng)存放在某個(gè)存儲單元中的數(shù)據(jù)，而且能夠隨時(shí)寫進(jìn)新的數(shù)據(jù)，或者改寫原來的數(shù)據(jù)。每一個(gè)存儲單元相當(dāng)于一個(gè)可控緩沖寄存器隨機(jī)存儲器RAMRAM的符號存儲數(shù)據(jù)寄存器（MDR）

MemoryDateRegister可控緩沖寄存器將要寫入RAM中去的數(shù)據(jù)暫存在MDR中，等待控制器發(fā)出WE=1的命令到來時(shí)才能寫入到RAM中去。MAR，MDR

與RAM的關(guān)系將

數(shù)

據(jù)

輸

入

R

A

M

中作業(yè)ALU是什么部件？能完成什么運(yùn)算功能？符號？觸發(fā)器、寄存器及存儲器之間有什么關(guān)系？畫出這幾種器件的符號說出下列器件的功能，畫出符號：可控計(jì)數(shù)器、環(huán)行計(jì)數(shù)器、程序計(jì)數(shù)器累加器有何用處？符號？三太輸出電路的意義，符號？何謂L門E