微機(jī)原理及應(yīng)用8086微處理器

微機(jī)原理及應(yīng)用——8086微處理器本章內(nèi)容8086微處理器編程結(jié)構(gòu)引腳信號(hào)和工作模式操作和時(shí)序存儲(chǔ)器組織和I/O組織總線接口部件執(zhí)行部件工作過(guò)程總線周期引腳信號(hào)最小模式最大模式系統(tǒng)的復(fù)位和啟動(dòng)總線操作中斷操作和中斷系統(tǒng)8086的存儲(chǔ)器組織8086的I/O組織16位微處理器80861 8086/8088微處理器內(nèi)部結(jié)構(gòu)2 8086/8088微處理器中的內(nèi)部寄存器3 8086/8088微處理器外部基本引腳與工作模式4 8086/8088的存儲(chǔ)器組織58086CPU的工作時(shí)序6系統(tǒng)總線的形成地址信號(hào)標(biāo)志寄存器指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP數(shù)據(jù)信號(hào)控制信號(hào)ALUALU控制器CPU結(jié)構(gòu)示意圖EU控制器ALU暫存器標(biāo)志寄存器8位隊(duì)列總線總線控制邏輯內(nèi)部總線16位20位地址總線16位數(shù)據(jù)總線123456指令隊(duì)列通用寄存器AXAHALBXBHBLCXCHCLDXDHDL

SPBPDISICSDSSSES80888086IP內(nèi)部暫存器8086總線8086/8088CPU內(nèi)部結(jié)構(gòu)圖總線接口部件BIU執(zhí)行部件EU地址加法器8086的編程結(jié)構(gòu)——總線接口部件

1.段寄存器

CS代碼段寄存器

保存當(dāng)前執(zhí)行程序所在段的段基址DS數(shù)據(jù)段寄存器

保存數(shù)據(jù)段的段基址。數(shù)據(jù)段是用來(lái)保存當(dāng)前程序中的操作數(shù)和變量。SS堆棧段寄存器

保存有堆棧段的段基址

ES附加段寄存器

進(jìn)行字符串操作時(shí)，作為目的段地址使用，是一種附加的數(shù)據(jù)區(qū)，若要使用附加段，必須對(duì)ES置初值。在附加段中，DI寄存器用于存放附加段的偏移量。2.指令指針寄存器IP用來(lái)存放將要取出指令的偏移地址，每執(zhí)行一條指令，IP增量大小與已執(zhí)行指令的字節(jié)長(zhǎng)度有關(guān)。程序以代碼的形式存在于存儲(chǔ)器中，每一條指令都有一個(gè)存放地址，IP總要指向下一條將要執(zhí)行的指令地址。3.地址加法器

產(chǎn)生20位的物理地址。物理地址＝段基址×16＋偏移量4.內(nèi)部暫存器用于內(nèi)部數(shù)據(jù)的暫存，該部分對(duì)用戶透明，用戶無(wú)權(quán)訪問(wèn)。8086的編程結(jié)構(gòu)——總線接口部件8086的編程結(jié)構(gòu)——總線接口部件5.指令隊(duì)列緩沖器8088為4字節(jié)，8086為6字節(jié)。為FIFO(先進(jìn)先出)結(jié)構(gòu)。指令隊(duì)列至少保持有一條指令，且只要有一條指令，EU就開(kāi)始執(zhí)行；若EU要進(jìn)行M/IO存取數(shù)據(jù)，BIU在執(zhí)行完現(xiàn)行取指操作周期后進(jìn)行。當(dāng)執(zhí)行轉(zhuǎn)移指令時(shí)，EU要求BIU從新的地址中重新取指。隊(duì)列中原有指令被清除。新取得的第一條指令直接送EU執(zhí)行，隨后取得的指令填入隊(duì)列6.輸入/出控制電路

輸入/出控制電路控制CPU與外部電路的數(shù)據(jù)交換。8086的編程結(jié)構(gòu)——執(zhí)行部件1.數(shù)據(jù)寄存器組功能：存放操作數(shù)和中間結(jié)果。AXBXCXDXAHALBHBLCHCLDHDL累加器存放參加運(yùn)算的操作數(shù)和運(yùn)算結(jié)果，所有寄存器均可作累加器，有些指令約定AX（AL）寄存器為累加器，如乘法、除法、I/O出指令?；芳拇嫫饔?jì)算地址時(shí)用作基地址寄存器，用于擴(kuò)展尋址，起變址作用。計(jì)數(shù)寄存器在某些指令中作隱含的計(jì)數(shù)器，如循環(huán)操作、串操作及移位操作等。數(shù)據(jù)寄存器存放操作數(shù)和列表數(shù)據(jù)，在某些I/O操作期間，用來(lái)保存I/O端口地址，在乘除運(yùn)算中有專(zhuān)用。寄存器用途AX字乘法，字除法，字I/OAL字節(jié)乘，字節(jié)除，字節(jié)I/O，十進(jìn)制算術(shù)運(yùn)算AH字節(jié)乘，字節(jié)除BX轉(zhuǎn)移CX串操作，循環(huán)次數(shù)CL變量移位，循環(huán)控制DX字節(jié)乘，字節(jié)除，間接I/O8086的編程結(jié)構(gòu)——執(zhí)行部件2.地址寄存器組SPBPDISI堆棧指針寄存器訪問(wèn)堆棧段的棧頂單元。堆棧區(qū)基地址寄存器對(duì)堆棧段寄存器相對(duì)尋址的基地址寄存器，可訪問(wèn)堆棧段的任意單元。源變址寄存器目的變址寄存器3.控制寄存器IPPSW

IP指令指針寄存器用來(lái)控制CPU的指令執(zhí)行順序，它和代碼段寄存器CS一起可以確定當(dāng)前所要取的指令的內(nèi)存地址。

PSW標(biāo)志寄存器用來(lái)存放8086CPU在工作過(guò)程中的狀態(tài)。8086的編程結(jié)構(gòu)——執(zhí)行部件8086的編程結(jié)構(gòu)——執(zhí)行部件OFDFIFTFSFZFAFPFCFD15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0

PSW唯一能按位操作的寄存器只定義了其中9位，另外7位未定義（不用）6位狀態(tài)標(biāo)志：OF、SF、ZF、PF、CF、AF3位控制標(biāo)志：DF、IF、TF反映指令對(duì)數(shù)據(jù)作用之后，結(jié)果的狀態(tài)（不是結(jié)果本身）。這些狀態(tài)將控制后續(xù)指令的執(zhí)行。10001101001101100011001000011001+0110011010101001運(yùn)算結(jié)果最高位為1∴SF=1；例：2個(gè)數(shù)相加后，分析各標(biāo)志位的值第三位向第四位有進(jìn)位 ∴AF=1；次高位向最高位有進(jìn)位，最高位向前沒(méi)有進(jìn)位，∴OF=10=1最高位沒(méi)有進(jìn)位∴CF=0；低8位中1的個(gè)數(shù)為偶數(shù)個(gè)∴PF=1；運(yùn)算結(jié)果本身≠0∴ZF=0；10001101001101100011001000011001-0010110010001100運(yùn)算結(jié)果最高位為0 ∴SF=0；例：2個(gè)數(shù)相減后，分析各標(biāo)志位的值第三位向第四位沒(méi)有借位 ∴AF=0；次高位向最高位沒(méi)有借位，最高位向前沒(méi)有借位，∴OF=00=0最高位沒(méi)有借位 ∴CF=0；低8位中1的個(gè)數(shù)為奇數(shù)個(gè)∴PF=0；運(yùn)算結(jié)果本身≠0 ∴ZF=0；CPU通過(guò)總線完成與存儲(chǔ)器、I/O端口之間的操作，這些操作統(tǒng)稱(chēng)為總線操作?？偩€周期數(shù)據(jù)總線DB控制總線

CB地址總線AB存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU1、執(zhí)行一個(gè)總線操作所需要的時(shí)間稱(chēng)為總線周期?？偩€周期2、一個(gè)基本的總線周期通常包含4個(gè)T狀態(tài)，按時(shí)間的先后順序分別稱(chēng)為T(mén)1、T2、T3、T4。

總線周期T1T2T3T4CLK總線周期1、執(zhí)行一條指令所需要的時(shí)間稱(chēng)為指令周期。執(zhí)行一條指令的時(shí)間是取指令、執(zhí)行指令、

取操作數(shù)、存放結(jié)果所需時(shí)間的總和。用所需的時(shí)鐘周期數(shù)表示。指令周期2、不同指令的執(zhí)行時(shí)間(即指令周期)是不同的;

同一類(lèi)型的指令，操作數(shù)不同，指令周期也不同。例

MOVBX,AX2個(gè)T周期

MULBL70~77個(gè)T周期

MOV[BX],AX14個(gè)T周期指令周期例2

執(zhí)行ADD[BX],AX包含:1)取指令存儲(chǔ)器讀周期

2)取(DS:BX)內(nèi)存單元操作數(shù)存儲(chǔ)器讀周期

3)存放結(jié)果到(DS:BX)內(nèi)存單元存儲(chǔ)器寫(xiě)周期例1

執(zhí)行MOVBX,AX包含:取指令存儲(chǔ)器讀周期3、

執(zhí)行指令的過(guò)程中，需從存儲(chǔ)器或I/O端口讀取或存放數(shù)據(jù)，故一個(gè)指令周期通常包含若干個(gè)總線周期。指令周期4、8086CPU取指令、執(zhí)行指令分別由BIU、EU完成取指和執(zhí)行指令可是并行的，故8086CPU的指令周期可以不考慮取指時(shí)間。

指令周期8086/8088微處理器——引腳功能8086/8088引腳結(jié)構(gòu)圖12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086AD15~AD0

地址/數(shù)據(jù)復(fù)用總線引腳，雙向，分時(shí)復(fù)用構(gòu)造總線必須加鎖存器，8088的高8位不做復(fù)用，地址引腳是單向的。A16/S3~A19/S6

地址/狀態(tài)復(fù)用引腳，單向，分時(shí)復(fù)用。8086最多可訪問(wèn)64K個(gè)I/O端口。

S5=1，允許可屏蔽中斷S5=0，禁止一切可屏蔽中斷

S4S300ES01SS10CS11DSS6=0，8086/8088當(dāng)前與總線相連8086/8088微處理器——引腳功能NMI

非屏蔽中斷，輸入，邊沿觸發(fā)，上升沿有效。當(dāng)該引腳出現(xiàn)有效信號(hào)時(shí)，CPU執(zhí)行完指令后，立即響應(yīng)中斷，不受IF影響，也不受軟件影響，中斷類(lèi)型號(hào)是2。INTR

可屏蔽中斷，輸入，電平觸發(fā)（或邊沿觸發(fā)），高電平有效。

CPU在執(zhí)行每一條指令的最后一個(gè)時(shí)鐘周期采樣該引腳，若為高電平（若IF=1），則響應(yīng)中斷。INTA中斷響應(yīng)信號(hào)、輸出、低電平有效。發(fā)給請(qǐng)求中斷請(qǐng)求設(shè)備的回答信號(hào)。一般發(fā)送兩個(gè)負(fù)脈沖信號(hào)，第一個(gè)通知外設(shè)，第二個(gè)通知中斷源送出中斷矢量碼（即讀取矢量碼的選通信號(hào)）8086/8088微處理器——引腳功能ALE

地址所存允許信號(hào)、輸出、高定平有效。

MN/MX

最小/最大模式控制信號(hào)，輸入。該引腳固定接到+5V電源時(shí)，CPU處于最小工作模式，如果接地，CPU處于最大工作模式。8086/8088微處理器——引腳功能CLK

時(shí)鐘信號(hào)，輸入

CPU和總線控制的基準(zhǔn)定時(shí)脈沖，一個(gè)時(shí)鐘周期內(nèi)具有1/3有效高電平（即占空比33％），8086/8088頻率為5MHz、8086-2頻率為8MHz、8086-1為10MHz等，CPU的所有操作都是在時(shí)鐘同步下進(jìn)行的。RESET

復(fù)位信號(hào)，輸入，高電平有效。

8086/8088要求復(fù)位信號(hào)至少維持4個(gè)時(shí)鐘周期的高電平，以完成CPU內(nèi)部寄存器的復(fù)位操作。8086/8088微處理器——引腳功能READY

“準(zhǔn)備就緒”信號(hào)，輸入，高電平有效。用來(lái)使CPU和慢速的存儲(chǔ)器（或I/O設(shè)備)之間的速度匹配。為避免失誤設(shè)備送來(lái)的READY信號(hào)，必須先經(jīng)過(guò)時(shí)鐘發(fā)生器8284，與時(shí)鐘CLK同步后，再送入CPU的READY引腳。

8086/8088微處理器——引腳功能DEN

數(shù)據(jù)允許信號(hào)，輸出，低電平有效。在最小模式時(shí)，做8286/8287的選通信號(hào)。DT/R

數(shù)據(jù)發(fā)送/接收信號(hào)，輸出。當(dāng)數(shù)據(jù)總線需要雙向驅(qū)動(dòng)時(shí)，用來(lái)做方向控制；當(dāng)為高電平時(shí)，則進(jìn)行數(shù)據(jù)發(fā)送，當(dāng)為低電平則為數(shù)據(jù)接收。M/IO

存儲(chǔ)器/外設(shè)控制信號(hào)，輸出。當(dāng)M/IO為高電平時(shí)，表示CPU訪問(wèn)存儲(chǔ)器，若為低電平時(shí)，表示CPU執(zhí)行輸入/出(IN\OUT)指令對(duì)外設(shè)進(jìn)行訪問(wèn)8086/8088微處理器——引腳功能WR

寫(xiě)信號(hào)、輸出，低電平有效。

當(dāng)CPU執(zhí)行存儲(chǔ)器或I/O寫(xiě)操作指令時(shí)，WR為低電平RD

讀信號(hào)、輸出，低電平有效。

當(dāng)CPU執(zhí)行存儲(chǔ)器或I/O讀操作指令時(shí)，RD為低電平。HOLD

總線保持請(qǐng)求信號(hào)，輸入，高電平有效。

當(dāng)系統(tǒng)中其它模塊或部件需要占用總線時(shí)，向CPU發(fā)出申請(qǐng)。HLDA

總線請(qǐng)求回答信號(hào)，輸出，高電平有效。

HLDA=1，表示CPU同意讓出總線BHE/S7

高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出。在T1時(shí)刻，輸出低電平，表示總線高8位AD15～AD8上的數(shù)據(jù)有效。在T2～T4，輸出S7狀態(tài)。BHE與A0組合，可對(duì)存儲(chǔ)器讀寫(xiě)時(shí)的數(shù)據(jù)格式實(shí)現(xiàn)控制。10010BHEAD7~AD00AD15~AD8從奇地址讀/寫(xiě)一個(gè)字1AD15~AD8從奇地址/或端口讀/寫(xiě)一個(gè)字節(jié)1AD7~AD0從偶地址/或端口讀/寫(xiě)一個(gè)字節(jié)0AD15~AD0從偶地址讀/寫(xiě)一個(gè)字0所用的數(shù)據(jù)線操作A08086/8088微處理器——引腳功能無(wú)效110寫(xiě)存儲(chǔ)器010讀存儲(chǔ)器100取指令000暫停111寫(xiě)I/O011讀I/O101中斷響應(yīng)001操作SS0DT/RIO/M8086/8088微處理器——引腳功能TEST

測(cè)試信號(hào)，輸入，低電平有效。

當(dāng)執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期，CPU就對(duì)該引腳采樣，若為高電平，就使CPU重復(fù)執(zhí)行WAIT指令而處于等待狀態(tài)，直到變?yōu)榈碗娖?，CPU脫離等待繼續(xù)執(zhí)行下一條指令。該引腳與WAIT配合，可以實(shí)現(xiàn)CPU與外設(shè)同步工作。GND、Vcc地和電源

8086和8088均用單一的+5V電壓，有兩條地線。8086CPU工作模式8086CPU的兩種工作模式最小工作模式（單CPU系統(tǒng)）最大工作模式（多CPU系統(tǒng)）8086CPU最大模式控制信號(hào)引腳

（1）S2、S1、S0（BusCycleStatus）總線周期狀態(tài)，三態(tài)輸出。（2）LOCK

總線封鎖信號(hào)，三態(tài)輸出，低電平有效。（3）RQ/GT1,RQ/GT0（Request/Grant）總線請(qǐng)求/總線請(qǐng)求允許信號(hào)，雙向，低電平有效。（4）QS1、QS0（InstructionQueueStatus）指令隊(duì)列狀態(tài)信號(hào)，輸出?？偩€狀態(tài)8086最小模式和最大模式的比較1）不同之處

最小模式下系統(tǒng)控制信號(hào)直接由8086CPU提供；最大模式下因系統(tǒng)復(fù)雜，芯片數(shù)量較多，為提高驅(qū)動(dòng)能力和改善總線控制能力，大多數(shù)的系統(tǒng)控制信號(hào)由總線控制器8288提供。2）相同之處：

8086的低位地址線與數(shù)據(jù)線復(fù)用，為保證地址信號(hào)維持足夠的時(shí)間，需使用ALE信號(hào)將低位地址線鎖存（通過(guò)鎖存器8282），以形成真正的系統(tǒng)地址總線。

系統(tǒng)復(fù)位和啟動(dòng)操作

8086CPU的RESET引腳上出現(xiàn)高電平時(shí)，終止所有操作，直到RESET信號(hào)變?yōu)榈汀?/p>

在這期間，CPU內(nèi)各寄存器被初始化為復(fù)位狀態(tài)。8086存儲(chǔ)器結(jié)構(gòu)8086/8088系統(tǒng)有20根地址總線，它可以直接尋址的存儲(chǔ)器單元數(shù)為220=1Mb，而微處理器中所有的寄存器都是16位的如何實(shí)現(xiàn)16位的存儲(chǔ)單元存放20位的地址空間？

存儲(chǔ)器分段具體做法是，將1M字節(jié)的存儲(chǔ)空間分成許多邏輯段，每段最長(zhǎng)64K字節(jié)單元，可以用16位地址碼進(jìn)行尋址。連續(xù)邏輯段A段B段C段D段E段00000H10000H20000H30000H40000H……實(shí)際（物理）存儲(chǔ)器分離完全重疊部分重疊8086存儲(chǔ)器結(jié)構(gòu)220-1=FFFFFH220-2=FFFFEH00001H00003H00005H00000H00002H00004H512K×8(位)512K×8(位)奇地址存儲(chǔ)體偶地址存儲(chǔ)體(A0=1)(A0=0)8086存儲(chǔ)器結(jié)構(gòu)

如果一個(gè)字是從偶地址開(kāi)始存放，這種存放方式稱(chēng)為對(duì)準(zhǔn)存放，這樣存放的字稱(chēng)為對(duì)準(zhǔn)字。如果一個(gè)字從奇地址開(kāi)始存放，這種存放方式稱(chēng)非對(duì)準(zhǔn)存放，這樣存放的字稱(chēng)為非對(duì)準(zhǔn)字。8086CPU數(shù)據(jù)總線是16位，對(duì)于存取一個(gè)字節(jié)的操作，需要一個(gè)總線周期，對(duì)于存取一個(gè)偶地址字的操作，也是需要一個(gè)總線周期，而對(duì)于存取一個(gè)奇地址字的操作，則需要兩個(gè)總線周期（CPU自動(dòng)完成）。0000000001000020000300004000050000600007…FFFFEFFFFF0A43304B對(duì)準(zhǔn)字非對(duì)準(zhǔn)字8086存儲(chǔ)器和總線連接D7~D0D15~D8A0A19~A1DBABBHED7~D0奇地址存儲(chǔ)體SELA18~A0D7~D0偶地址存儲(chǔ)體SELA18~A08086系統(tǒng)堆棧操作堆棧：后進(jìn)先出的的一段內(nèi)存棧頂：永遠(yuǎn)由地址指針(SS：SP)指示棧底：最初始的地址指針(SS：SP)指示處堆棧深度：最大64KB堆棧的作用：調(diào)用子程序(或轉(zhuǎn)向中斷服務(wù)程序)時(shí)，把斷點(diǎn)及有關(guān)的寄存器、標(biāo)志位及時(shí)正確地保存下來(lái)，并保證逐次正確返回堆棧操作指令：入棧指令PUSH與出棧指令POP入/出棧操作數(shù)：是一個(gè)字，而不是一個(gè)字節(jié)子程序調(diào)用指令或中斷響應(yīng)自動(dòng)完成時(shí)，恢復(fù)斷點(diǎn)地址由返回指令（RET或IRET）完成堆棧初始化操作堆棧段起始地址棧底及初始棧頂

地址存儲(chǔ)單元10200H10202H10204H10206H10208H1020AH1020CH……10230H0011SS1020SP初值0030入棧操作棧頂PUSHAX

1234PUSHBX

1AB110200H10202H10204H10206H10208H……1022CH1022EH10230H0011

SS1020

SP0030棧底002E0030堆棧段起始地址12341AB1002E002C出棧操作棧頂POPAXPOPBX10200H10202H10204H10206H10208H……1022CH1AB11022EH123410230H0011

SS1020

SP002C(棧底)堆棧段起始地址002E0030

1AB1

12348086輸入/輸出結(jié)構(gòu)

CPU是通過(guò)I/O端口與輸入輸出設(shè)備交換信息的。一般一個(gè)接口電路中可能有幾個(gè)端口。地址總線的低16位可用來(lái)對(duì)8位I/O端口尋址，所以8086I/O空間最大為64K個(gè)8位I/O端口。任意兩個(gè)地址連續(xù)的8位I/O端口，可以當(dāng)作一個(gè)16位I/O端口，可以存放一個(gè)字。

8086有專(zhuān)門(mén)的輸入指令（IN）和輸出指令（OUT），用來(lái)訪問(wèn)I/O端口。I/O空間不分段，所有I/O端口均看作在一個(gè)段內(nèi)。8086輸入/輸出結(jié)構(gòu)I/O端口的編址方式有統(tǒng)一編址和獨(dú)立編址兩種。統(tǒng)一編址是與存儲(chǔ)器一起編地址號(hào)，這樣I/O端口占用存儲(chǔ)器的一部分空間。獨(dú)立編址是I/O端口與存儲(chǔ)器分開(kāi)編地址號(hào)，I/O端口不占用存儲(chǔ)空間，但與存儲(chǔ)空間有重合的部分。通常8086系統(tǒng)的I/O端與存儲(chǔ)器有重合部分，但由于訪問(wèn)I/O端口的指令與訪問(wèn)存儲(chǔ)器的指令不同，二者是可以區(qū)分的。I/O端口組織（a）存儲(chǔ)器映像編址方式

存儲(chǔ)單元地址00000H00001H……FF0FFHI/O端口地址FF100HFF101H……FFFFFH

特點(diǎn)：將端口看作存儲(chǔ)單元，僅以地址范圍的不同來(lái)區(qū)分兩者。

優(yōu)點(diǎn)：對(duì)端口的操作和對(duì)存儲(chǔ)單元的操作完全一樣，因此系統(tǒng)簡(jiǎn)單，并且對(duì)端口操作的指令種類(lèi)較多。

缺點(diǎn)：CPU對(duì)存儲(chǔ)單元和I/O端口的實(shí)際尋址空間都小于其最大尋址空間。存儲(chǔ)單元地址00000H00001H……FF0FFHFF100HFF101H……FFFFFHI/O端口地址0000H0001H……F0FFHF100HF101H……FFFFH特點(diǎn)：系統(tǒng)視端口和存儲(chǔ)單元為不同的對(duì)象。

優(yōu)點(diǎn)：系統(tǒng)中存儲(chǔ)單元和I/O端口的數(shù)量可以達(dá)到最大。缺點(diǎn)：需要專(zhuān)門(mén)的信號(hào)來(lái)指示系統(tǒng)地址線上出現(xiàn)的