第4章 組合邏輯題目

4.7組合邏輯電路中的競爭－冒險(xiǎn)現(xiàn)象在組合電路中，當(dāng)輸入信號的狀態(tài)改變時(shí)，輸出端可能會(huì)出現(xiàn)不正常的干擾信號，使電路產(chǎn)生錯(cuò)誤的輸出，這種現(xiàn)象稱為競爭冒險(xiǎn)。一.競爭－冒險(xiǎn)的概念2/3/20231原因：主要是門電路的延遲時(shí)間產(chǎn)生的。干擾信號二.產(chǎn)生競爭－冒險(xiǎn)的原因2/3/20232三.檢查競爭－冒險(xiǎn)的方法只要輸出端的邏輯函數(shù)在一定條件下能簡化成或則可出現(xiàn)競爭－冒險(xiǎn)現(xiàn)象。2/3/20233當(dāng)B=C=1時(shí)，Y＝A+A′存在競爭冒險(xiǎn)當(dāng)A=C=0時(shí)

存在競爭冒險(xiǎn)圖(a)圖(b)2/3/202344.7.1消除競爭-冒險(xiǎn)現(xiàn)象的方法一、接入濾波電容 尖峰脈沖很窄，用很小的電容就可將尖峰削弱到VTH以下。二、引入選通脈沖 取選通脈沖作用時(shí)間，在電路達(dá)到穩(wěn)定之后，P的高電平期的輸出信號不會(huì)出現(xiàn)尖峰。2/3/20235三、修改邏輯設(shè)計(jì)例：2/3/20236本章小結(jié)4.8MSI組合邏輯電路的分析返回結(jié)束放映4.8.1分析步驟4.8.2分析舉例2/3/20237復(fù)習(xí)十六選一的數(shù)據(jù)選擇器應(yīng)有怎樣的輸入、輸出、選擇、控制端？如何用兩片八選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器？如何利用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)四變量組合邏輯函數(shù)？2/3/202384.8MSI組合邏輯電路的分析

MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。本節(jié)將MSI電路按功能塊進(jìn)行劃分，逐塊分析各功能塊電路，最后得出整個(gè)電路功能的分析方法，這種方法稱為功能塊級的電路分析，適用于更加復(fù)雜的邏輯電路分析。

返回2/3/202394.8.1分析步驟功能塊組合邏輯電路分析流程圖

分析步驟（1）劃分功能塊（2）分析功能塊的邏輯功能（3）分析整體邏輯電路的功能邏輯電路圖劃分功能塊分析各塊功能分析整體功能返回2/3/202310（1）劃分功能塊首先根據(jù)電路的復(fù)雜程度和器件類型，視情形將電路劃分為一個(gè)或多個(gè)邏輯功能塊。功能塊內(nèi)部，可以是單片或多片MSI或SSI以及擴(kuò)展組合的電路。分成幾個(gè)功能塊和怎樣劃分功能塊，這取決于對常用功能電路的熟悉程度和經(jīng)驗(yàn)。畫出功能塊電路框圖有助于進(jìn)一步的分析。2/3/202311（2）分析功能塊的邏輯功能利用前面學(xué)過的常用功能電路的知識，分析各功能塊邏輯功能。如有必要，可寫出每個(gè)功能塊的邏輯表達(dá)式或邏輯功能表。2/3/202312（3）分析整體邏輯電路的功能在對各功能塊電路分析的基礎(chǔ)上，最后對整個(gè)電路進(jìn)行整體功能的分析。如有必要，可以寫出輸入與輸出的邏輯函數(shù)式，或列出功能表。應(yīng)該注意，即使電路只有一個(gè)功能塊，整體電路的邏輯功能也不一定是這個(gè)功能塊原來的邏輯功能。2/3/202313例1、下圖是由雙4選1數(shù)據(jù)選擇器74LS153和門電路組成的組合邏輯電路。試分析輸出Z與輸入X3、X2、X1、X0之間的邏輯關(guān)系。4.8.2分析舉例電路圖返回2/3/202314

（1）劃分功能塊本題只有一塊MSI電路，可以只劃分一個(gè)功能塊。

（2）分析功能塊的功能通過查74LS153的功能表，知道它是一塊雙4選1數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，Y是輸出端；74LS153的控制輸入端為低電平有效；數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)時(shí)，輸出為0。

解：2/3/202315下圖中電路的輸出端是Z，Z=1Y+2Y；輸入端為X3、X2、X1、X0。當(dāng)X3＝1時(shí)，2S＝1、1S＝0，數(shù)據(jù)選擇器2處于禁止?fàn)顟B(tài)，而數(shù)據(jù)選擇器1處于工作狀態(tài)；當(dāng)X3＝0時(shí)，數(shù)據(jù)選擇器1處于禁止?fàn)顟B(tài)，數(shù)據(jù)選擇器2處于工作狀態(tài)。2/3/2023168選1功能框圖

顯然，電路構(gòu)成了一個(gè)8選1數(shù)據(jù)選擇器，其輸出為Z，地址輸入端為X3、X1、X0。原電路可用下圖的功能框圖來表示。2/3/202317（3）分析整體電路的邏輯功能把電路看成一個(gè)8選1數(shù)據(jù)選擇器，可得出其的功能表。功能表X3X2X1X0Z0×××11000110011101001011011000110101110011110

分析電路的功能表，當(dāng)X3X2X1X0為8421BCD碼0000～1001時(shí)，電路的輸出為1，否則輸出為0。可見該電路可實(shí)現(xiàn)檢測8421BCD碼的邏輯功能。2/3/202318

例2、下圖電路由4位二進(jìn)制超前進(jìn)位全加器74LS283、數(shù)值比較器74LS85、七段顯示譯碼器74LS47及LED數(shù)碼管組成的電路，請分析該電路的邏輯功能。2/3/2023192/3/202320解：（1）劃分功能塊電路可分成三個(gè)功能塊：①加法運(yùn)算及比較電路，②譯碼電路，③顯示電路。（2）分析各功能塊的邏輯功能①4位加法器74LS283S3S2S1S0是A3A2A1A0與B3B2B1B0的和，當(dāng)＜1010時(shí)，比較電路輸出YA＜B=1。2/3/202321②74LS47七段顯示譯碼器的輸出選中時(shí)為低電平，可以直接驅(qū)動(dòng)共陽型LED數(shù)碼管。

LT、RBI和BI/RBO是輔助控制信號。

LT是試燈輸入，工作時(shí)應(yīng)使LT＝1；

RBI是滅零輸入；

BI是熄滅信號輸入，

RBO是滅零輸出，

BI和RBO在芯片內(nèi)部是連在一起的。2/3/202322①當(dāng)LT＝1,RBI=BI/RBO=1，數(shù)碼管正常顯示0～9①②BI＝0時(shí)數(shù)碼管熄滅②③③RBI＝0且LT=1時(shí)，數(shù)碼管滅0④LT=0時(shí)，數(shù)碼管全亮④2/3/202323③顯示電路由共陽型七段LED數(shù)碼管構(gòu)成，可顯示十進(jìn)制數(shù)0～9，R是限流電阻。電路中LT=1，而BI/RBO=RBI受控于YA<B，當(dāng)BI/RBO=RBI

=1時(shí)，正常顯示；當(dāng)BI/RBO=RBI

=0時(shí)，數(shù)碼管熄滅。2/3/202324

（3）分析整個(gè)電路的邏輯功能電路可以實(shí)現(xiàn)一位十進(jìn)制數(shù)的加法運(yùn)算，并由數(shù)碼管顯示相加的結(jié)果。當(dāng)相加的結(jié)果大于9（即二進(jìn)制1001）時(shí)，數(shù)碼管不顯示，處于滅燈狀態(tài)。2/3/202325例3電路例3、下圖是3-8線譯碼器74LS138和8選1數(shù)據(jù)選擇器74LS151組成的電路，試分析電路的邏輯功能。仿真

2/3/202326解：(1)劃分功能塊電路可劃分為兩個(gè)功能塊：①3-8線譯碼器74LS138，②8選1數(shù)據(jù)選擇器74LS151。（2）分析功能塊的邏輯功能

3-8線譯碼器74LS138和8選1數(shù)據(jù)選擇器74LS151的邏輯功能，這里不再重述。

2/3/202327（3）分析整體電路的邏輯功能D0～D7和Y0～Y7對應(yīng)相連，b2b1b0＝a2a1a0時(shí)，L＝1；否則，L＝0。該電路實(shí)現(xiàn)了兩個(gè)3位二進(jìn)制數(shù)的“相同”比較功能。2/3/202328例：設(shè)計(jì)一個(gè)電路，可以把帶符號的二進(jìn)制數(shù)（包括符號位在內(nèi)共8位）變換為該數(shù)的補(bǔ)碼?？晒┻x擇的集成電路為二進(jìn)制加法器74LS283和其他門電路（數(shù)量均不限）。已知74LS283的圖形符號如下圖所示。（中國科學(xué)技術(shù)大學(xué)招研考題10分）2/3/202329解：設(shè)輸入帶符號二進(jìn)制數(shù)為A7~A0，其補(bǔ)碼為B7~B0。當(dāng)A7=0時(shí)，輸出與輸入相同；當(dāng)A7=1時(shí)，需要對輸入碼進(jìn)行“求反加1”的運(yùn)算。由7個(gè)異或門以及兩片四位加法器74LS283構(gòu)成，如圖所示。2/3/202330例、用74138和最少的邏輯門設(shè)計(jì)一地址譯碼器，要求地址范圍是十六進(jìn)制00-3FH.分析：地址碼共有64個(gè)，則譯碼輸出端共有64個(gè)，需要八片3/8譯碼器（74138）。地址低三位接74138的地址輸入端。高三位地址信號用來對八片74138尋址。電路圖有如下兩種形式：2/3/2023312/3/2023322/3/202333譯碼器真值表如下(輸出低電平有效）：A5A4A3A2A1A0Y0Y1Y2…Y61Y62Y63000000011…111000001101…111……..………111110111…101111111111…1102/3/202334本章小結(jié)組合邏輯電路是一種應(yīng)用很廣的邏輯電路。本章介紹了組合邏輯電路的分析和設(shè)計(jì)方法，還介紹了幾種常用的中規(guī)模(MSI)組合邏輯電路器件。本章總結(jié)出了采用集成門電路構(gòu)成組合邏輯電路的分析和設(shè)計(jì)的一般方法，只要掌握這些方法，就可以分析任何一種給定電路的功能，也可以根據(jù)給定的功能要求設(shè)計(jì)出相應(yīng)的組合邏輯電路。返回2/3/202335本章介紹了編碼器、譯碼器、數(shù)據(jù)