ch5中規(guī)模時序邏輯電路及應用

第五章中規(guī)模時序邏輯電路及其應用5.1寄存器和鎖存器5.2

移位寄存器5.3計數器5.4MSI組件綜合設計應用(自學)一、寄存器寄存器是由觸發(fā)器組成的用來暫存一組二進制數碼的邏輯部件，它是構成計算機CPU中最基本的邏輯部件1.寄存器的功能清除數碼接收數碼暫存數碼輸出數碼移位功能Q

&DLDQ2、寄存器的工作模式1）兩拍接收工作模式發(fā)清零脈沖準備數據發(fā)接收脈沖2）單拍接收工作模式準備數據發(fā)接收脈沖Q

&DLDQ

&3）多位數碼接收工作模式

CPDQ＞F0DQ＞F1DQ＞F2DQ＞F3

D0D1D2D3Q0Q1Q2Q3并行輸入并行輸出4）串行移位接收工作模式DQ＞F0DQ＞F1DQ＞F2DQ＞F3CPi=CPDi=Qi-1D0=XcpQ0Q1Q2Q3X并行輸出串行輸入5）環(huán)形移位工作模式DQ＞F0DQ＞F1DQ＞F2DQ＞F3CPi=CPDi=Qi-1D0=Qn-1cp6）扭環(huán)形移位工作模式DQ＞F0DQ＞F1DQ＞F2DQ＞F3QCPi=CPDi=Qi-1D0=Qn-1CP1）集成數碼寄存器74LSl753.中規(guī)模集成寄存器∧1DRC1FFQ0∧1DRC1QQR1D∧C1QRC11D∧0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR

Q0Q1Q2Q3CP74LS175RDD0D1D2D3數碼寄存器示意圖寄存數據輸出端并行數據輸入端送數脈沖端異步（直接）清零端74LS175功能表及說明

并行送數↑1Q3Q2Q1Q0=0000直接清零×0說明功能CPRd2）鎖存器寄存數據輸出端并行數據輸入端送數電平端異步（直接）清零端

Q0Q1Q2Q374LS116RdD0D1D2D374LS116功能表及說明保持

11并行送數

01Qi=0直接清零

×0說明功能a.單向移位寄存器（1）右移寄存器（D觸發(fā)器組成的4位右移寄存器）右移寄存器的結構特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。3）移位寄存器移位寄存器——不但可以寄存數碼，而且在移位脈沖作用下，寄存器中的數碼可根據需要向左或向右移動1位。QRC11D∧1DC1∧RQ1DC1∧RQ1DQ∧RC1Q0Q1Q2Q3CPRDID串行輸入串行輸出D0D1D20FF1FF2FF3FF并行輸出D3設移位寄存器的初始狀態(tài)為0000，串行輸入數碼DI=1101，從高位到低位依次輸入。其狀態(tài)表如下：QRC11D∧1DC1∧RQ1DC1∧RQ1DQ∧RC1Q0Q1Q2Q3CPRDID串行輸入串行輸出D0D1D20FF1FF2FF3FF并行輸出D3在4個移位脈沖作用下，輸入的4位串行數碼1101全部存入了寄存器中。這種輸入方式稱為串行輸入方式。右移寄存器的時序圖：由于右移寄存器移位的方向為DI→Q0→Q1→Q2→Q3，即由低位向高位移，所以又稱為上移寄存器。左移寄存器的結構特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。（2）左移寄存器b．雙向移位寄存器

將右移寄存器和左移寄存器組合起來，并引入一控制端S便構成既可左移又可右移的雙向移位寄存器。1DC1∧RQ1DQ∧RC1Q1D∧1D∧C1C1RQRCPRDD01DFF0FF1FF23FF20并行輸出3QQ1QQID串行輸入串行輸出2D3D其中，DIR為右移串行輸入端，DIL為左移串行輸入端。當S=0時，D0=Q1、D1=Q2、D2=Q3、D3=DIL，實現左移操作。當S=1時，D0=DIR、D1=Q0、D2=Q1、D3=Q2，實現右移操作；RFF∧1DC13Q&≥1∧R1DC12FFQ&≥1∧R1DC11FFQ&≥1FF&∧C1R01DQ≥1111QQQQ1302CPRD串行輸入ILD（左移）串行輸入DIR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移S=0：左移并行輸出c.集成雙向移位寄存器74LS194右移串行數碼輸入端左移串行數碼輸入端控制端

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0異步清零端

74LS194功能表及說明CPS1S0功能說明0×××直接清零Qi=01↑

11并行送數1↑

01右移1↑

10左移1×

00保持10××保持4、寄存器的應用（1）1）串行輸入數據

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0

×

×

×

×0111×

×

×11×

×0011×

110112）乘2運算

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S01000010010000103）除2運算

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0××××1100011

001110

01104）環(huán)形移位寄存器

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0010001001001001000環(huán)形計數器的特點：

N位移位寄存器可以計N個數，實現模N計數器。狀態(tài)為1的輸出端的序號等于計數脈沖的個數，通常不需要譯碼電路。5）扭環(huán)形移位寄存器

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S001100000001001101111111111011001000一般來說，N位移位寄存器可以組成模2N的扭環(huán)形計數器，只需將末級輸出反相后，接到串行輸入端。5.4.2計數器計數器是用來記錄脈沖數目的數字電路，它是構成數字設備的基本的邏輯部件，可用于定時、延時、分頻等邏輯功能二、計數器的分類按工作方式分：異步計數器、同步計數器按編碼方式分：二進制計數器、二-十進制計數器、任意進制計數器(N進制)按工作特點分：加法計數器、減法計數器、可逆計數器一、計數器的作用N進制計數器二、同步計數器同步二進制計數器同步二進制加法計數器同步二進制減法計數器同步二進制加/減可逆計數器同步十進制計數器同步十進制加法計數器同步十進制減法計數器同步十進制加/減可逆計數器同步N進制計數器1、同步二進制加法計數器用T觸發(fā)器構成的同步二進制加法計數器CPQ3Q2Q1Q0C012345678900000001001000110100010101100111100010010000000000CPQ3Q2Q1Q0C1011121314151610101011110011011110111100000000010電路的狀態(tài)轉換圖T=1:QN+1=QN

計數T=0:QN+1=QN

保持電路的時序圖電路的狀態(tài)轉換圖分頻器74LS1614位同步二進制計數器74161的邏輯圖同步置數，異步清零。D3、D2、D1、D0:預置數據輸入端；EP、ET:計數使能端；CP:脈沖輸入端；C:進位輸出端RD:異步清零端；LD:同步預置數端；2、中規(guī)模集成同步四位二進制加法計數器（2）邏輯圖與管腳Q0Q1Q2Q3C74LS161ETCP(74161)EPRDD0D1D2D3LD計數脈沖輸入端計數狀態(tài)輸出端進位脈沖輸出端C=Q3Q2Q1Q0控制端異步清零端同步置數控制端并行輸入數據端功能及原理：（1）異步清零：（2）同步置數：J0=D0K0=D0K3=D3J3=D3K2=D2J2=D2K1=D1J1=D1（3）保持：J=K=0,保持。RD=0時，Q0=

Q1=

Q2=

Q3=0;RD=1，LD=0時,RD=LD=1，EPET=0時,ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP（4）計數：J0=

K0=1J1=

K1=

Q0J2=

K2=

Q0Q1J3=

K3=

Q0Q1Q2此時，電路為四位二進制同步加計數器。RD=LD=1，EP=

ET=1時,ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP74161的功能表：清零RD預置LD使能EPET時鐘CP預置數輸入D0D1D2D3輸出Q0Q1Q2Q3LHHHHXLHHHXXXXLXXLHHXXXXXXXABCDXXXXXXXXXXXX置0予置數保持保持計數ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP16151413121110123456789QAQDQDQCQBQAQBQCVCCTETPEPCPAABBCCDDCLRLOADRC串行進位輸出允許GND時鐘清除輸出數據輸入置入74LS161引腳圖：3）四位二進制計數器狀態(tài)轉換圖00000001000100001100100001010011000111010000100101010010110110001101011100111101Q3Q2Q1Q0CQCPQ0Q21Q3LDRDDD0D21D3EPETC121314150120清零異步同步置數加法計數保持001110110111111100003、同步十進制加法計數器（74160）1）邏輯圖與管腳Q0Q1Q2Q3C74160ETCPEPRDD0D1D2D3LD進位脈沖輸出端C=Q3Q02）功能表及說明RDCPLDETEP功能說明0××××異步清零Qi=0，C=01↑0××同步預置數1↑111計數十進制加法1×110保持1×10×保持3）計數器狀態(tài)轉換圖（十進制加法）00000001000100001100100001010011000100001110100101注意：74160的各輸入端的功能、用法與74161的功能表相同。二、異步計數器異步二進制計數器異步二進制加法計數器異步二進制減法計數器異步二進制加/減可逆計數器異步十進制計數器異步十進制加法計數器異步十進制減法計數器異步十進制加/減可逆計數器異步N進制計數器集成異步十進制加法計數器-74LS290二－五－十進制異步計數器74LS290的邏輯圖R01~R02:S91~S92:清0輸入端；置9輸入端；時鐘脈沖輸入端；CP0、CP1:Q0~Q3:計數器輸出端。

74LS290：異步十進制計數器，異步置數，異步清零。結構：74LS290內部含有兩個獨立的計數電路由1個1位二進制計數器和1個異步五進制計數器構成。又稱二-五-十進制加法計數器。模2計數器：CP0為計數脈沖輸入，Q0為輸出；模5計數器：CP1為計數脈沖輸入，Q3~Q1為輸出；8421碼十進制計數器：CP0為計數脈沖輸入，CP1與Q0相連，Q3~Q0為輸出。74LS290S92R01R02S91Q1Q2Q3Q0CP0CP1二進制計數器五進制計數器CP0CP1Q0Q1Q2Q374LS290邏輯圖與管腳計數脈沖輸入端下降沿觸發(fā)異步清零端異步置9端Q0Q1Q2Q3CP174LS290

CP0R01R02S91S92功能說明1)R01=R02=1時，異步清零（Q3Q2Q1Q0=0000）2）S91=S92=1時，異步置9（Q3Q2Q1Q0=1001）3）CP0=CP，CP1懸空，Q0是一位二進制計數器（Q3Q2Q1保持不變）4）CP1=CP，CP0懸空，Q3Q2Q1

是五進制計數器（Q0保持不變）Q0Q1Q2Q3CP174LS290

CP0R01R02S91S92000001010011100Q3Q2Q14）CP0=CP，CP1=Q0，Q3Q2Q1Q0是一位十進制加法計數器0110000000010010001101000101100001111001Q0Q1Q2Q3CP1

74LS290

CP0R01R02S91S92CPQ3Q2Q1Q0五、用MSI構成N進制計數器的方法1.基本原理：假設已有一M進制計數器，要得到一N進制計數器，只要N<M，即可令M進制計數器在順序計數過程中跳躍M－N個狀態(tài)可得到N進制計數器S0S1SN-1SNSM-1Q0Q1Q2Q3C74161ETCPEPRdD0D1D2D3LD2.基本方法1）清零法（）2）置數法（）3)級聯構成任意進制計數器例：試用74161設計一個十進制計數器0000101110101001100001110110010101000011001000011111111011011100作用態(tài)為暫態(tài)&74161的清零端為異步清零，所以清零信號應為1010Q0Q1Q2Q3C

74161

ETCPEPRdD0D1D2D3LD11例：試分析用集成計數器74160和與非門組成的計數器。QDQ1∧074160Q32Q3DETQ10Q211CPLDD31QEPQ計數脈沖C20DRD∴組成的電路為六進制計數器置數法適用于具有預置端的集成計數器。例：用集成計數器74161和與非門組成的余3碼十進制計數器。1100計數脈沖1QQQQ1LD3Q2QEPCP0D1D2D3D