計算機組成原理第八章課后部分答案教學內容

學習資料8.1CPU有哪些功能？畫出其結構框圖并簡要說明每個部件的作用。解的主要功能是執(zhí)行存放在主存儲器中的程序即機器指令CPU是由控制器和運算器.ALU狀態(tài)標志

內部C

寄存器移位取反算術和

PU數(shù)據(jù)總線布爾邏輯

CU控制信號中斷系統(tǒng)ALU：實現(xiàn)算邏運算寄存器：存放操作數(shù)CU：發(fā)出各種操作命令序列的控制部件中斷系統(tǒng)：處理異常情況和特殊請求8.2什么是指令周期？指令周期是否有一個固定值？為什么？解：指令周期：指取出并執(zhí)行完一條指令所需的時間。由于計算機中各種指令執(zhí)行所需的時間差異很大此為了提高運行效率即使在同步控制的機器中不同指令的指令周期長度都是不一致的，也就是說指令周期對于不同的指令來說不是一個固定值。8.3畫出指令周期的流程圖，分別說明圖中每個子周期的作用。解：僅供學習與參考學習資料取周有址？

是否

間周否執(zhí)周有斷？

是否

中周指令周期流程圖取指周期：取指令間址周期：取有效地址執(zhí)行周期：取操作數(shù)（當指令為訪存指令時）中斷周期：保存程序斷點8.4設CPU內有這些部件：PC、IR、SP、AC、MDR、CU。畫出完成簡潔尋址的取數(shù)指令LDA@X主存某地址單元的內容取至AC中）的數(shù)據(jù)流（從取指令開始畫出中斷周期的數(shù)據(jù)流。解：CPU中的數(shù)據(jù)通路結構方式有直接連線、單總線、雙總線、三總線等形式，目前大多采用總線結構，直接連線方式僅適用于結構特別簡單的機器中。下面采用單總線形式連接各部件，框圖如下：僅供學習與參考學習資料PCMAR

BusSPMDR

CUIRAC線址地（1）LDA@X指令周期數(shù)據(jù)流程圖：

線據(jù)數(shù)→MAR

線制控M(MAR)→MDR→IR→PCAd(IR)→MARM(MAR)→MDRAd(IR)→MARM(MAR)→MDR（2）中斷周期流程圖如下：僅供學習與參考學習資料SP-1→SPSP→MARPC→MDRMDR→M(MAR)向量地址PC08.7什么叫系統(tǒng)的并行性？粗粒度并行和細粒度并行有什么區(qū)別？解并行性包含同時性和并發(fā)性同時性指兩個或兩個以上的事件在同一時刻發(fā)生，并發(fā)性指兩個或多個事件在同一時間段發(fā)生。即在同一時刻或同一時間段內完成兩個或兩個以上性質相同或性質不同的功能，只要在時間上存在相互重疊，就存在并行性。粗粒度并行是指多個處理機上分別運行多個進程，由多臺處理機合作完成一個程序，一般算法實現(xiàn)。細粒度并行是指在處理機的指令級和操作級的并行性。8.8什么是指令流水？畫出指令二級流水和四級流水的示意圖們中哪一個更能提高處理器速度，為什么？解：指令流水：指將一條指令的執(zhí)行過程分為個操作時間大致相等的階段每個階段由一獨立的功能部件來完成這樣n個部件可以同時執(zhí)行n條指令的不同階段而大大提高CPU的吞吐率。指令二級流水和四級流水示意圖如下：僅供學習與參考學習資料IF,IDIF,IDIF,ID二級指令流水示意圖

四級指令流水示意圖四級流水更能提高處理機的速度假設IF、ID、WR每個階段耗時為t，則連續(xù)執(zhí)行n條指令采用二級流水線時，耗時為：=(2n+2)t采用四級流水線時，耗時為：=(n+3)t在n>1時n+3<2n+2可見四級流水線耗時比二級流水線耗時短因此更能提高處理機速度。8.10舉例說明流水線中的幾種數(shù)據(jù)相關。解：(1)寫后讀相關讀后寫相關寫后寫相關8.15什么是中斷？設計中斷系統(tǒng)需考慮哪些主要問題？解：中斷：指當出現(xiàn)需要時，暫時停止當前程序的執(zhí)行轉而執(zhí)行處理新情況的程序和執(zhí)行過程。即在程序運行過程中，統(tǒng)出現(xiàn)了一個必須由CPU立即處理的情況，此時，CPU暫時中止程序的執(zhí)行轉而處理這個新的情況的過程就叫做中斷。設計中斷系統(tǒng)需解決的問題：各中斷源如何向CPU提出中斷請求當對個中斷源同時提出中斷請求時，中斷系統(tǒng)如何確定優(yōu)先響應哪個中斷源的請求CPU在什么條件、什么時候、以什么方式來響應中斷僅供學習與參考學習資料CPU響應中斷后如何保護現(xiàn)場CPU響應中斷后，如何停止原程序的執(zhí)行而轉入中斷服務程序的入口地址中斷處理結束后，CPU如何恢復現(xiàn)場，如何返回到原程序的間斷處。在中斷處理過程中又出現(xiàn)了新的中斷請求，CPU該如何處理。8.17在中斷系統(tǒng)中，INTR、INT、EINT這3觸發(fā)器各有何作用？解：INTR——中斷請求觸發(fā)器，用來登記中斷源發(fā)出的隨機性中斷請求信號便為CPU查詢中斷及中斷排隊判優(yōu)線路提供穩(wěn)定的中斷請求信號。EINT——中斷允許觸發(fā)器，中的中斷總開關。當EINT=1時，表示允許中斷（開中斷EINT=0時，表示禁止中斷（關中斷狀態(tài)可由開、關中斷等指令設置。INT——中斷標記觸發(fā)器，控制器時序系統(tǒng)中周期狀態(tài)分配電路的一部分，表示中斷周期標記。INT=1時，進入中斷周期，執(zhí)行中斷隱指令的操作。8.18什么是中斷隱指令，有哪些功能？解：中斷隱指令：響應中斷之后，經(jīng)過某些操作，轉去執(zhí)行中斷服務程序。這些操作是由硬件直接實現(xiàn)的功能：保存斷點

暫不允許中斷引出中斷服務程序8.21CPU在處理中斷過程中，有幾種方法找到中斷服務程序的入口地址？舉例說明。解：(1)硬件向量法(2)軟件查詢法僅供學習與參考學習資料8.24現(xiàn)有A、B、C、D4個中斷源，其優(yōu)先級由高到低按→B→C順序排列。若中斷服務程序的執(zhí)行時間為20μs根據(jù)下圖所示時間軸給出的中斷源請求中斷的時刻，畫出執(zhí)行程序的軌跡。解：A、B、C的響優(yōu)先級即處理優(yōu)先級。CPU執(zhí)行程序的軌跡圖如下：程序D務

D服務A務

A務服務

服務

服務

服C務

C務030506080100120與請求

D請求

請A求8.25設某機有5個中斷源L0、L1、L2、L3，按中斷響應的優(yōu)先次序由高到低排序為L0→L2→L4要求中斷處理次序改為→L4→L2→L0→L3，根據(jù)下面的格式，寫出各中斷源的屏蔽字。解：各中斷源屏蔽狀態(tài)見下表：中斷源

屏蔽字I0I1I2I3I4

011101

101000

201101

311111

401001表中：設屏蔽位=1，表示屏蔽；屏蔽位=0，表示中斷開放。8.26設某機配有A、C3臺設備，其優(yōu)先級A→B→C降序排列，為改變中斷處理次序，它們的中斷屏蔽字設置如下：設備

屏蔽字僅供學習與參考學習資料

111按下圖所示時間軸給出的設備請求中斷時刻，畫CP