第5章-存儲(chǔ)器系統(tǒng)

存儲(chǔ)器概述

半導(dǎo)體存儲(chǔ)器

存儲(chǔ)器與CPU的連接RAM、ROM本章內(nèi)容RAM、ROM的種類。RAM的結(jié)構(gòu)RAM與CPU的連接，64K位動(dòng)態(tài)RAM存儲(chǔ)器。本章重點(diǎn)

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中具有記憶功能的部件，它是由大量的記憶單元(或稱基本的存儲(chǔ)電路)組成的,用來(lái)存放用二進(jìn)制數(shù)表示的程序和數(shù)據(jù)。5.1存儲(chǔ)器概述實(shí)際上存儲(chǔ)系統(tǒng)是快慢搭配，具有層次結(jié)構(gòu)的，如圖所示。速度快容量小速度慢容量大寄存器內(nèi)部Cache外部Cache主存儲(chǔ)器輔助存儲(chǔ)器大容量輔助存儲(chǔ)器微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)CPU存儲(chǔ)器操作：

讀操作，非破壞性。

寫(xiě)操作，破壞性。存儲(chǔ)器的職能：

信息交換中心。

數(shù)據(jù)倉(cāng)庫(kù)。一、存儲(chǔ)器分類1.內(nèi)存儲(chǔ)器(內(nèi)存或主存)

功能：存儲(chǔ)當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。

特點(diǎn)：CPU可以直接訪問(wèn)并與其交換信

息，容量小，存取速度快。2.外存儲(chǔ)器(外存)

功能：存儲(chǔ)當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。

特點(diǎn)：CPU不能直接訪問(wèn)，配備專門(mén)設(shè)備才能進(jìn)行信息交換，容量大，存取速度慢。軟盤(pán)和軟盤(pán)驅(qū)動(dòng)器目前，存儲(chǔ)器使用的存儲(chǔ)介質(zhì)有半導(dǎo)體器件，磁性材料，光盤(pán)等。一般把半導(dǎo)體存儲(chǔ)器芯片作為內(nèi)存。由于半導(dǎo)體存儲(chǔ)器具有存取速度快、集成度高、體積小、功耗低、應(yīng)用方便等優(yōu)點(diǎn)，在此我們只討論半導(dǎo)體存儲(chǔ)器。5.1.2存儲(chǔ)器的主要技術(shù)指標(biāo)1.存儲(chǔ)容量（存放二進(jìn)制信息的總位數(shù)）存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)×每個(gè)存儲(chǔ)單元的位數(shù)常用單位：MB、GB、TB其中：1kB=210B1M=210kB=220B1GB=210MB=230B1TB=210GB=240B2.存取時(shí)間和存取周期存取時(shí)間又稱存儲(chǔ)器訪問(wèn)時(shí)間。指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間

tA。存取周期是連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小的時(shí)間間隔TC，一般TC≥tA。3.可靠性可靠性指存儲(chǔ)器對(duì)電磁場(chǎng)及溫度等變化的抗干擾能力。4.功耗功耗低的存儲(chǔ)系統(tǒng)可以減少對(duì)電源容量的要求，同時(shí)提高可靠性。5.2半導(dǎo)體存儲(chǔ)器按制造工藝分類

晶體管-晶體管邏輯存儲(chǔ)器——TTL器件

場(chǎng)效應(yīng)晶體管存儲(chǔ)器MOS——器件

注：相對(duì)速度快、功耗大、集成度低、價(jià)格高。注：相對(duì)速度低、功耗小、集成度高、價(jià)格低。5.2.1半導(dǎo)體存儲(chǔ)器的分類按使用屬性分類

隨機(jī)存取存儲(chǔ)器——RAM（RandomAcessMemory）

僅讀存儲(chǔ)器——ROM（ReadOnlyMemory）

注：易失性存儲(chǔ)器，掉電丟失數(shù)據(jù)注：非易失性存儲(chǔ)器，掉電保持?jǐn)?shù)據(jù)半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）掩膜式ROM一次性可編程ROM（PROM）可擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃存（FLASHMemory)靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM(NVRAM)偽靜態(tài)RAM(PSRAM)雙口RAM鐵電存儲(chǔ)器(FcRAM)按連接方式分類

并行存儲(chǔ)器芯片

串行存儲(chǔ)器芯片

注：多位并行處理，相對(duì)傳送速度快。注：一位一位串行處理，相對(duì)傳送速度慢。5.2.2半導(dǎo)體存儲(chǔ)器的組成

半導(dǎo)體存儲(chǔ)器由地址寄存器，譯碼電路、存儲(chǔ)體、讀/寫(xiě)驅(qū)動(dòng)器、數(shù)據(jù)寄存器、控制邏輯等6個(gè)部分組成。

AB地址寄存器MAR地址譯碼器存儲(chǔ)體M讀寫(xiě)驅(qū)動(dòng)器數(shù)據(jù)寄存器MDRDB……

控制邏輯啟動(dòng)片選讀/寫(xiě)存儲(chǔ)器的基本組成1.存儲(chǔ)體

基本存儲(chǔ)電路是組成存儲(chǔ)器的基礎(chǔ)和核心，它用于存放一位二進(jìn)制信息“0”或“1”。若干基本存儲(chǔ)電路（或稱記憶單元）組成一個(gè)存儲(chǔ)單元，一個(gè)存儲(chǔ)單元一般存儲(chǔ)一個(gè)字節(jié)，即存放8位二進(jìn)制信息，存儲(chǔ)體是存儲(chǔ)單元的集合體。

2.譯碼驅(qū)動(dòng)電路

該電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器的功能是實(shí)現(xiàn)多選1，即對(duì)于某一個(gè)輸入的地址碼，N個(gè)輸出線上有唯一一個(gè)高電平（或低電平）與之對(duì)應(yīng)。

譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼對(duì)存儲(chǔ)體的譯碼有兩種方式：?jiǎn)巫g碼結(jié)構(gòu)：字線選擇所有單元；雙譯碼結(jié)構(gòu)：通過(guò)行列地址線來(lái)選擇存儲(chǔ)單元雙譯碼可以減少選擇線的數(shù)目，從而簡(jiǎn)化芯片設(shè)計(jì)是主要采用的譯碼結(jié)構(gòu)譯碼驅(qū)動(dòng)電路譯碼驅(qū)動(dòng)電路在上圖中，存儲(chǔ)單元的大小可以是一位，也可以是多位。如果是多位，則在具體應(yīng)用時(shí)應(yīng)將多位并起來(lái)。單譯碼：16個(gè)4位的存儲(chǔ)單元雙譯碼：1024個(gè)存儲(chǔ)單元3.地址寄存器

用于存放CPU訪問(wèn)存儲(chǔ)單元的地址，經(jīng)譯碼驅(qū)動(dòng)后指向相應(yīng)的存儲(chǔ)單元。

4.讀/寫(xiě)電路

包括讀出放大器、寫(xiě)入電路和讀/寫(xiě)控制電路，用以完成對(duì)被選中單元中各位的讀出或?qū)懭氩僮鳌?/p>

5.數(shù)據(jù)寄存器

用于暫時(shí)存放從存儲(chǔ)單元讀出的數(shù)據(jù)，或從CPU或I/O端口送出的要寫(xiě)入存儲(chǔ)器的數(shù)據(jù)。

6.控制邏輯

接收來(lái)自CPU的啟動(dòng)、片選、讀/寫(xiě)及清除命令，經(jīng)控制電路綜合和處理后，產(chǎn)生一組時(shí)序信號(hào)來(lái)控制存儲(chǔ)器的讀/寫(xiě)操作。

1、六管靜態(tài)存儲(chǔ)電路圖5.7為6個(gè)MOS管組成的雙穩(wěn)態(tài)電路。5.3讀寫(xiě)存儲(chǔ)器RAM5.3.1基本存儲(chǔ)電路

圖5.7六管靜態(tài)RAM基本存儲(chǔ)電路Y地址譯碼VccV7I/OV8I/OV3V4V5V2V6AV1BDiDiX地址譯碼圖中V1V2是工作管，V3V4是負(fù)載管，V5V6是控制管，V7V8也是控制管，它們?yōu)橥涣芯€上的存儲(chǔ)單元共用。特點(diǎn)：(1)不需要刷新，簡(jiǎn)化外圍電路。

(2)內(nèi)部管子較多，功耗大，集成度低。刷新放大器數(shù)據(jù)I/O線T1CS行選擇信號(hào)單管DRAM基本存儲(chǔ)元電路T2列選擇

信號(hào)圖5.8為單管動(dòng)態(tài)RAM的基本存儲(chǔ)電路，由MOS晶體管和一個(gè)電容CS組成。

2、單管存儲(chǔ)電路特點(diǎn)：(1)每次讀出后，內(nèi)容被破壞，要采取恢復(fù)措施，即需要刷新，外圍電路復(fù)雜。(2)集成度高，功耗低。

典型的靜態(tài)RAM芯片

不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量時(shí)其存儲(chǔ)體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)RAM芯片如Intel6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。

圖5.9為SRAM6264芯片的引腳圖，其容量為8K×8位，即共有8K（213）個(gè)單元，每單元8位。因此，共需地址線13條，即A12~A0；數(shù)據(jù)線8條即I/O8~I/O1、WE、OE、CE1、CE2的共同作用決定了SRAM6264的操作方式，如表5.2所示。

123456789101112131428272625242322212019181716156264NCA4A5A6

A7A8

A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4

表5.2

6264的操作方式I/O1~I/O8IN寫(xiě)

0100IN寫(xiě)

1100OUT讀

0101高阻輸出禁止1101高阻未選中×0××高阻未選中××1×I/O1~I/O8方式

WE

CE1CE2OE

圖5.9SRAM6264引腳圖

典型的動(dòng)態(tài)RAM芯片

一種典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片內(nèi)含有64K個(gè)存儲(chǔ)單元，所以，需要16位地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩部分地址線各8條，內(nèi)部設(shè)有行、列地址鎖存器。利用外接多路開(kāi)關(guān)，先由行選通信號(hào)RAS選通8位行地址并鎖存。隨后由列選通信號(hào)CAS選通8位列地址并鎖存，16位地址可選中64K存儲(chǔ)單元中的任何一個(gè)單元。

圖5.10Intel2164DRAM芯片引腳圖GNDDin

A7

A5

A4

A3

A6

Dout

VCCA0

A1

A2

NC2164116

WERASCASA0~A7：地址輸入CAS：列地址選通RAS：行地址選通WE：寫(xiě)允許Din：數(shù)據(jù)輸入Dout：

數(shù)據(jù)輸出Vcc：電源GND：地ROM主要由地址譯碼器、存儲(chǔ)矩陣、控制邏輯和輸出電路四部分組成與RAM不同之處是ROM在使用時(shí)只能讀出，不能隨機(jī)寫(xiě)入。

5.4只讀存儲(chǔ)器ROM5.3.1基本存儲(chǔ)電路5.4.1掩膜ROM特點(diǎn)：(1)器件制造廠在制造時(shí)編制程序,用戶不能修改。(2)用于產(chǎn)品批量生產(chǎn)。(3)可由二極管和三極管電路組成。1.字譯碼結(jié)構(gòu)

圖5.11為三極管構(gòu)成的4×4位的存儲(chǔ)矩陣，地址譯碼采用單譯碼方式，它通過(guò)對(duì)所選定的某字線置成低電平來(lái)選擇讀取的字。位于矩陣交叉點(diǎn)并與位線和被選字線相連的三極管導(dǎo)通，使該位線上輸出電位為低電平，結(jié)果輸出為“0”，否則為“1”。

用MOS三極管取代二極管便構(gòu)成了MOS

ROM陣列字線1字線2字線3字線4字地址譯碼器VDDD4D3D2D1A1A000011011位線4位線3位線2位線14321位字12340010110111100100D4D3D2D1MOS管ROM陣列特點(diǎn)：存儲(chǔ)的信息不是易失的，即當(dāng)電源掉電后又上電時(shí)，存儲(chǔ)信息是不變的二、可編程ROM(PROM)

可編程ROM（PROM）是一種允許用戶編程一次的ROM，其存儲(chǔ)單元通常用二極管或三極管實(shí)現(xiàn)。圖5-12所示存儲(chǔ)單元為雙極型三極管，其發(fā)射極串接了一個(gè)可熔金屬絲，出廠時(shí)，所有存儲(chǔ)單元的熔絲都是完好的。編程時(shí)，通過(guò)字線選中某個(gè)晶體管。若準(zhǔn)備寫(xiě)入1，則向位線送高電平，此時(shí)管子截止，熔絲將被保留；若準(zhǔn)備寫(xiě)入0，則向位線送低電平，此時(shí)管子導(dǎo)通，控制電流使熔絲燒斷，不可能再恢復(fù)，故只能進(jìn)行一次編程。

圖5-12熔絲式PROM的基本存儲(chǔ)結(jié)構(gòu)

制造時(shí)每一單元都由熔絲接通，則存儲(chǔ)的都是0信息。用戶可根據(jù)程序需要，利用編程寫(xiě)入器對(duì)選中的基本存儲(chǔ)電路通以20-50mA電流，將熔絲燒斷，則該單元存儲(chǔ)信息1。

特點(diǎn)：(1)出廠時(shí)里面沒(méi)有信息。(2)用戶根據(jù)自己需要對(duì)其進(jìn)行設(shè)置(編程)。(3)只能使用一次，一旦進(jìn)行了編程不能擦除片內(nèi)信息。

三、可擦除、可編程ROM（EPROM）

在實(shí)際工作中，一個(gè)新設(shè)計(jì)的程序往往需要經(jīng)歷調(diào)試、修改過(guò)程，如果將這個(gè)程序?qū)懺赗OM和PROM中，就很不方便了。EPROM是一種可以多次進(jìn)行擦除和重寫(xiě)的ROM。

可擦除可編程EPROM

基本存儲(chǔ)單元

位存儲(chǔ)原理

由浮柵雪崩注入MOS管構(gòu)成初始浮柵未注入電子，位存儲(chǔ)“1”編程使浮柵注入電子，位存儲(chǔ)“0”光照使浮柵電子消失，位存儲(chǔ)“1”EPROM的基本存儲(chǔ)電路和FAMOS結(jié)構(gòu)PPSDSIO2SIO2+++N基底源極漏極多晶硅浮置柵字選線浮置柵場(chǎng)效應(yīng)管位線(a)EPROM的基本存儲(chǔ)結(jié)構(gòu)(b)浮置柵雪崩注入型場(chǎng)效應(yīng)管結(jié)構(gòu)特點(diǎn)：(1)可以多次修改擦除。(2)EPROM通過(guò)紫外線光源擦除(編程后，窗口應(yīng)貼上不透光膠紙)。

典型的EPROM芯片

常用的典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。

EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫(xiě)OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssIntel-27128芯片是一塊16K×8bit的EPROM芯片，如圖所示：允許輸出和片選邏輯CEA0~A13

Y譯碼X譯碼輸出緩沖Y門(mén)16K8位

存儲(chǔ)矩陣…

OE數(shù)據(jù)輸出...·

·

·

·

·

·

PGM27128結(jié)構(gòu)框圖VCCPGMA13A8A9A11OEA10CE

D7D6D5D4D3

1234567891011121314282726252423222120191817161527128VPPA12A7A6

A5A4

A3A2A1A0D0D1D2GND封裝及引腳27128封裝圖A0～A13地址輸入，214=16KD0～D7雙向數(shù)據(jù)線VPP

編程電壓輸入端OE輸出允許信號(hào)CE片選信號(hào)PGM編程脈沖輸入端，讀數(shù)據(jù)

時(shí)，PGM=1操作方式讀輸出禁止備用(功率下降)編程禁止編程Intel編程校驗(yàn)Intel標(biāo)識(shí)符CEOEPGMA9VppVcc輸出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻DINDINDOUT

編碼27128操作方式

基本存儲(chǔ)單元

位存儲(chǔ)原理

189頁(yè)圖5-17由控制柵隧道效應(yīng)MOS管構(gòu)成初始電子未注入浮柵，位存儲(chǔ)“1”編程使電子經(jīng)隧道注入浮柵，位存儲(chǔ)“0”編程使電子從浮柵泄放，位存儲(chǔ)“1”注：可多次電擦多次電寫(xiě)

5.4.4電可擦除的可編程ROM（EEPROM）Flash：閃存與EEPROM的區(qū)別：容量大與RAM的區(qū)別：壽命較短，編程較慢發(fā)展速度驚人，目前單片容量已達(dá)幾Gb廣泛應(yīng)用于計(jì)算機(jī)技術(shù)的各個(gè)領(lǐng)域

5.4.5FLASH

本節(jié)要解決兩個(gè)問(wèn)題：一個(gè)是如何用容量較小、字長(zhǎng)較短的芯片，組成微機(jī)系統(tǒng)所需的存儲(chǔ)器；另一個(gè)是存儲(chǔ)器與ＣＰＵ的連接方法與應(yīng)注意的問(wèn)題。5.4存儲(chǔ)器與CPU的接口技術(shù)

用１位或４位的存儲(chǔ)器芯片構(gòu)成８位的存儲(chǔ)器，可采用位并聯(lián)的方法。例如，可以用８片２Ｋ×１位的芯片組成容量為２Ｋ×８位的存儲(chǔ)器。這時(shí)，各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而地址線的相應(yīng)位及各控制線，則并聯(lián)在一起。或用２片１Ｋ×４位的芯片，組成１Ｋ×８位的存儲(chǔ)器的情況。這時(shí)，一片芯片的數(shù)據(jù)線接數(shù)據(jù)總線的低4位，另一片芯片的數(shù)據(jù)線則接數(shù)據(jù)總線的高4位。而兩片芯片的地址線及控制線則分別并聯(lián)在一起。一、存儲(chǔ)器芯片的擴(kuò)充（一）位數(shù)的擴(kuò)充——位擴(kuò)展

當(dāng)擴(kuò)充存儲(chǔ)容量時(shí)，采用地址串聯(lián)的方法。這時(shí)，要用到地址譯碼電路，以其輸入的地址碼來(lái)區(qū)分高位地址，而以其輸出端的控制線來(lái)對(duì)具有相同低位地址的幾片存儲(chǔ)器芯片進(jìn)行片選。（二）地址的擴(kuò)充——字?jǐn)U展

地址譯碼電路是一種可以將地址碼翻譯成相應(yīng)控制信號(hào)的電路。有2-4譯碼器，3-8譯碼器等。例如，一個(gè)2-4譯碼器，輸入端為A0、A12位地址碼，輸出4根控制線，對(duì)應(yīng)于地址碼的4種狀態(tài)，不論地址碼A0、A1為何值，輸出總是只有一根線處于有效狀態(tài)，如邏輯關(guān)系表中所示，輸出以低電平為有效。

例：下圖是用4片16K×8位的存儲(chǔ)器芯片（或是經(jīng)過(guò)位擴(kuò)充的芯片組）組成64K×8位存儲(chǔ)器的連接線路。16K存儲(chǔ)器芯片的地址為14位，而64K存儲(chǔ)器的地址碼應(yīng)有16位。連接時(shí)，各芯片的14位地址線可直接接地址總線的A0～A13，而地址總線的A15，A14則接到2-4譯碼器的輸入端，其輸出端4根選擇線分別接到4片芯片的片選CS端。

因此，在任一地址碼時(shí)，僅有一片芯片處于被選中的工作狀態(tài)，各芯片地址范圍如下表所示。

二、存儲(chǔ)器與CPU的連接數(shù)據(jù)總線控制總線CPU地址總線

存

儲(chǔ)

器CPU與存儲(chǔ)器連接示意圖

存儲(chǔ)器與CPU連接時(shí)，原則上可將存儲(chǔ)器的地址線、數(shù)據(jù)線與控制信號(hào)線分別接到CPU的地址總線、數(shù)據(jù)總線和控制總線上去。但在實(shí)用中，有些問(wèn)題必須加以考慮。

(一)存儲(chǔ)器與CPU連接時(shí)應(yīng)注意問(wèn)題1.CPU總線的負(fù)載能力。(1)直流負(fù)載能力

一個(gè)TTL電平(2)電容負(fù)載能力

100PF由于存儲(chǔ)器芯片是MOS器件，直流負(fù)載很小，它的輸入電容為5－10PF。所以a.小系統(tǒng)中，CPU與存儲(chǔ)器可直連，b.大系統(tǒng)中因連接芯片較多，為防總線過(guò)載常加驅(qū)動(dòng)器在8086系統(tǒng)中,常用8226、8227總線收發(fā)器實(shí)現(xiàn)驅(qū)動(dòng)。2.

CPU的時(shí)序和存儲(chǔ)器芯片存取速度的配合選擇存儲(chǔ)器芯片要盡可能滿足CPU取指令和讀寫(xiě)存儲(chǔ)器的時(shí)序要求。一般選高速存儲(chǔ)器，避免需要在CPU有關(guān)時(shí)序中插入TW，降低CPU速度，增加WAIT信號(hào)產(chǎn)生電路。3.存儲(chǔ)器的地址分配和選片問(wèn)題。內(nèi)存包括RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶區(qū)，因而，要合理地分配內(nèi)存地址空間。此外，由于目前生產(chǎn)的存儲(chǔ)器芯片，其單片的存儲(chǔ)容量有限，需要若干片存儲(chǔ)器芯片才能組成一個(gè)存儲(chǔ)器，故要求正確解決芯片的片選信號(hào)。4.各種信號(hào)線的配合與連接

由于CPU的各種信號(hào)要求與存儲(chǔ)器的各種信號(hào)要求有所不同，往往要配合以必要的輔助電路。

數(shù)據(jù)線：數(shù)據(jù)傳送一般是雙向的。存儲(chǔ)器芯片的數(shù)據(jù)線有輸入輸出共用的和輸入輸出分開(kāi)的的兩種結(jié)構(gòu)。對(duì)于共用的數(shù)據(jù)線，由于芯片內(nèi)部有三態(tài)驅(qū)動(dòng)器，故它可以直接與CPU數(shù)據(jù)總線連接。而輸入線與輸出線分開(kāi)的芯片，則要外加三態(tài)門(mén)，才能與CPU數(shù)據(jù)總線相連,如下圖所示：

地址線：存儲(chǔ)器的地址線一般可以直接接到CPU的地址總線。而大容量的動(dòng)態(tài)RAM，為了減少引線的數(shù)目，往往采用分時(shí)輸入的方式，這時(shí)，需在CPU與存儲(chǔ)器芯片之間加上多路轉(zhuǎn)換開(kāi)關(guān)，用CAS與RAS分別將地址的高位與低位送入存儲(chǔ)器。

控制線：CPU通過(guò)控制線送出命令，以控制存儲(chǔ)器的讀寫(xiě)操作，以及送出片選信號(hào)、定時(shí)信號(hào)等。一般指存儲(chǔ)器的WE、OE、CS等與CPU的RD、WR等相連，不同的存儲(chǔ)器和CPU連接時(shí)其使用的控制信號(hào)也不完全相同。

(二)片選信號(hào)的產(chǎn)生

單片的存儲(chǔ)器芯片的容量是有限的，整機(jī)的存儲(chǔ)器由若干芯片組成，應(yīng)考慮到：1.地址的分配。2.存儲(chǔ)器芯片的選擇(片選)CPU對(duì)存儲(chǔ)器操作時(shí)，先進(jìn)行片選，再?gòu)倪x中芯片中根據(jù)地址譯碼選擇存儲(chǔ)單元進(jìn)行數(shù)據(jù)的存取。存儲(chǔ)器空間的劃分和地址編碼是靠地址線來(lái)實(shí)現(xiàn)的。對(duì)于多片存儲(chǔ)器芯片構(gòu)成的存儲(chǔ)器其地址編碼的原則是：

一般情況下，CPU能提供的地址線根數(shù)大于存儲(chǔ)器芯片地址線根數(shù)，對(duì)于多片6264與8086相連的存儲(chǔ)器，A0～A12作為片內(nèi)選址，A13～A19作為選擇不同的6264。1.低位片內(nèi)選址2.高位選擇芯片(片選)

全譯碼法中，對(duì)剩余的全部高位地址線進(jìn)行譯碼稱為全譯碼法。a.譯碼電路復(fù)雜。b.每組的地址區(qū)間是確定的、唯一的。特點(diǎn)：1.全譯碼法：片選信號(hào)產(chǎn)生的方法

圖為全譯碼的2個(gè)例子。前一例采用門(mén)電路譯碼，后例采用3~8譯碼器譯碼。3~8譯碼器有3個(gè)控制端：G1，G2A，G2B，只有當(dāng)G1=1，G2A=0，G2B=0，同時(shí)滿足時(shí)，譯碼輸出才有效。究竟輸出(Y0~Y7)中是哪個(gè)有效，則由選擇輸入C、B及A三端狀態(tài)決定。CBA=000時(shí)，Y0有效，CBA=001時(shí)，Y1有效，依此類推。單片2764（8K×8位，EPROM）在高位地址A19~A13=0001110時(shí)被選中。全譯碼法G2A

G1

G2BY6

74LS138A162.線選法：CPU中用于“選片”的高位地址線(即存儲(chǔ)器芯片未用完地址線)若一根連接一組芯片的片選端，該根線經(jīng)反相后，連接另一組芯片的片選端，這樣一條線可選中兩組芯片，這種方法稱之為線選法。

另一種常用的線選法是用高位