微機原理第二章

教學目的和要求 通過本章的學習，使學生了解觸發(fā)器、寄存器的工作原理，了解總線結構，了解存儲器結構及其工作原理。

第二章 微型計算機的基本組成電路

教學重點觸發(fā)器寄存器總線結構教學內容 本章學習一些典型電路，為學習計算機原理奠定基礎。 常見的基本電路部件：算術邏輯單元（ArithmaticLogicalUnit,ALU）、觸發(fā)器（Trigger）、寄存器（Register）、存儲器（Memory）、總線結構以及“控制字”的概念。 了解內容：基本電路部件內部結構及其工作 原理。2.1算術邏輯單元（ALU）

ALU是進行二進制數四則運算、布爾代數的邏輯運算部件。其符號如圖2-1所示. ALUcontrolBAS圖2-1ALU的符號2．2 觸發(fā)器（Trigger）

觸發(fā)器是記憶裝置的基本單元，可以用觸發(fā)器組成寄存器，也可用觸發(fā)器組成存儲器。 本節(jié)將介紹的觸發(fā)器有：RS、D和JK觸發(fā)器。著重了解各類觸發(fā)器的特點及不同點。S=1，R=0時，Q=1（Q=0）稱為置位；S端稱為置位端S=0，R=1時，Q=0（Q=1）稱為復位；R端稱為復位端2．2．1 RS觸發(fā)器

RS觸發(fā)器可以用兩個與非門組成，如圖2-2所示。圖2-3是RS觸發(fā)器的符號.圖2-2 RS觸發(fā)器 圖2-3RS觸發(fā)器的符號SRQQQQSR&&2．2．2D觸發(fā)器

D觸發(fā)器只有一個輸入端,其原理如圖2-5所示.圖2-5 D觸發(fā)器DSQQ時標D觸發(fā)器圖2-6 時標D觸發(fā)器RSQQDCLKR&& 在正半周前沿，才有可能使觸發(fā)器翻轉。觸發(fā)器電路如圖所示。DRSQQCLKARCA圖邊沿D觸發(fā)器邊沿D觸發(fā)器&&PRESET(預置)CLEAR(清零)CLKDSRQQ帶置位D觸發(fā)器如圖所示圖帶置位D觸發(fā)器&&≥1≥1

觸發(fā)器的符號圖2-9所示.DDDPRCLRQQCLKCLKQQPRCLRCLKQQCLRPR圖2-9正負邊緣的D觸發(fā)器符號2．2．3JK觸發(fā)器

JK觸發(fā)器是組成計數器的理想記憶元件，JK觸發(fā)器的電路原理如圖所示。RSQQJKCLK圖

JK觸發(fā)器電路原理圖

JK觸發(fā)器電路原理JKQ動作00保持不變自鎖狀態(tài)010復位101置位11原態(tài)的反碼翻轉JK觸發(fā)器的工作過程是:RSQQJKCLK2.3寄存器R

寄存器是由觸發(fā)器組成的。有許多寄存器,因其作用不同,給了其不同名字。常見的器有：緩沖R：用于暫存數據移位R：寄存器中的數據能夠向左或向右移。計數器：能夠累計時鐘脈沖數。累加器A：在計算機中,使用最多的一個寄存器。 下面分別介紹這些寄存器的工作原理。2．3．1緩沖R（BufferRegister）圖是一個4位緩沖寄存器的電路原理圖。D0D1D2D3Q0Q1Q2Q3CLKCLKCLKCLKCLKCLRX0X1X2X3Y0Y1Y2Y3圖

4位緩沖寄存器的電路原理圖 可控緩沖寄存器是在緩沖寄存器的基礎上，在輸入端增加了一個“裝入門L”，其電路圖如圖所示。D0D1D2D3Q0Q1Q2Q3X0X1X2X3L&CLR圖

可控緩沖寄存器≥1≥1≥1≥1CLK&&&&&&&D0D1D2D3Q0Q1Q2Q3X3 X2 X1 X0LCLKCLR圖2-14可控緩沖寄存器≥1≥1≥1≥1L門的作用：L為高電平時，數據可裝入；低電平時，數據自鎖在其中。

在講計算機原理時，經常會用到L門。要記L門的作用。可控緩沖寄存器的符號如圖示。圖

可控緩沖寄存器的符號XLOADCLKCLRQ2．3．2移位R（ShiftingRegister） 移位寄存器能將輸入的數據在其內部逐位向左或向右移動，移位寄存器原理圖如圖所示。D3D2D1D0DinQ3Q2Q1Q0CLK(a)左移寄存器(b)右移寄存器D3Q3D2Q2D1Q1D0Q0CLKDin2．3．3計數器（Counter） 計數器的特點是能把貯存在其中的數字加1。計數器的種類有很多：如,行波計數器、同步計數器、環(huán)形計數器和程序計數器等。（1）行波計數器（TravellingWaveCounter）

行波計數器電路原理圖如圖所示。J0K0J1K1J2K2J3K3Q3Q2Q1Q0CLKCLR圖

行波計數器電路原理CLRCLKQ0Q1Q2Q3Q0Q1Q2Q3行波計數器波形圖 行波計數器的工作原理是在時鐘的邊緣到來時開始計數，由右邊第一位開始，要一位一位的向前推進。12345678KJ行波計數器實際上是一個加一計數器(2)環(huán)形計數器（RingCounter） 特點：任一時刻，計數器的輸出，只有一位為高電平，其余各位都為低。環(huán)形計數器主要用來發(fā)出順序控制信號，環(huán)形計數器原理圖如下所示。Q3Q2Q1Q0D3D2D1D0CLRCLRCLRPRCLRCLK圖環(huán)形計數器原理圖CLRCLKD0D1D2D3Q0Q1Q2Q3PRCLRCLRCLRCLRCLKQ0Q1Q2Q3圖

環(huán)形計數器原理圖環(huán)形計數器工作波形圖CLKCLRQ5Q4Q3Q2Q1Q0環(huán)形計數器圖

環(huán)形計數器的符號(3)程序R(ProgramCounter） 程序計數器是一個可預置數行波計數。程序計數器的符號如圖所示。COUNT為計數端，LOAD為置數端，XYCOUNTCLKLOADCLR圖程序計數器符號PC2.3.4累加器（Accumulator） 累加器在CPU內部，是一個非常重要的寄存器，其符號如圖所示。XYLOADCLKSHLSHRCLR圖累加器的符號2.4三態(tài)輸電路 三態(tài)門廣泛應用于計算機內部總線結構中。利用三態(tài)門，多個不同的單元的信息可以用一條傳輸線分時進行傳輸。三態(tài)輸出電路如圖所示。E（ENABLE）ABVDD≥1≥1EAB00高阻01高阻100111圖 三態(tài)輸出電路 三態(tài)門符號如下圖所示。三態(tài)門符號(a)(b)L門：專管對寄存器的裝入數據的控制；E門：專管由寄存器輸出數據的控制；總線結構的輸入/輸出采用了L門和E門的結構，使計算機的信息傳遞線路簡單化。EE2．5總線結構 通過總線結構示意圖，來說明不同單元之間的信息的交換過程。請看下圖總線結構原理圖。ACBDWEACLKCLKCLKCLKLBEBLCECLDEDLA總線結構框圖ACBDWEACLKCLKCLKCLKLBEBLCECLDEDLA圖總線結構框圖控制字CON：將各寄存器的L門和E門按次序排成一行。 即：CON=LAEALBEBLCECLDED

為避免信息在公共總線W中亂竄，規(guī)定某一時鐘節(jié)拍（CLK為正半周），只有一個寄存器L門和另一個寄存器E門為高電位，其余各門則必須為低電位。ACBDWEACLKCLKCLKCLKLBEBLCECLDEDLA圖總線結構框圖例：數據由A到B、數據由D到A、數據由C到B，求 它門的控制字解：①數據由A到B的控制字CON=LAEALBEBLCECLDED =？=0110，0000ACBDWEACLKCLKCLKCLKLBEBLCECLDEDLA圖總線結構框圖解：②數據由D到A的控制字CON=LAEALBEBLCECLDED =？=1000，0001ACBDWEACLKCLKCLKCLKLBEBLCECLDEDLA圖總線結構框圖解：③數據由C到B的控制字CON=LAEALBEBLCECLDED =？=0010，01002.6 存儲器（MEMORY） 存儲器由寄存器組成，每個存儲單元相當于一個緩沖寄存器。 每個存儲單元由若干位（BIT）組成，8位存儲單元稱為一個字節(jié)（BYTE），16位存儲單元稱為一個字（WORD）。 一個存儲器可以存放很多數據，每個存儲單元都有一個固定地址。

地址線數n可編譯的地址號數24（22）8256（28）101024=1K（210）1664*1K=64K（216）201024*1K=1M（220）301024*1M=1G（230）表地址線與地址數對照表根據二進制編碼原理，除地線共用之外，n根地址線可以譯成2n個地址號。例如，一個8×4存儲器如圖所示，其中“8”表示該存儲器的容量，即該存儲器有8個存儲單元。“4”表示每個存儲單元能存儲4位二進制代碼。R0R1R2R3R4R5R6R7譯碼器A0A1A2D0D1D2D3圖8*4的存儲器R0R1R2R3R4R5R6R7譯碼器A0A1A2D0D1D2D3圖8*4的存儲器示意圖A2A1A0R000R0┅

┅

┅

┅

111R7存儲器各單元地址 存儲器的通用表示方法：M×N例如：

256×8、1K×4、64K×8，等。

存儲器分為兩大類：只讀存儲器ROM)和隨機存取存儲器RAM(randomaccessmemory)。A0A1D0D1ER0R1R2R3譯碼器圖 只讀存儲器原理圖①一條橫線相當于一個存儲單元，一條豎線相當一位。②譯碼器的輸出，在任一時刻，只有一根線為高電平2．6．1ROM(readonlymemory)

ROM用來存儲程序數據。一旦程序數據寫入之后，不能改變。下圖是4*2ROM內部電路原理圖。A0A1D0D1ER0R1R2R3譯碼器圖 只讀存儲器原理圖ROM的地址和數據RnA1A0D1D0R00010R10101R21011R31100

MAR（MemoryAddressregister ）：是一個可控緩沖寄存器，它暫存被訪問存儲單元的地址，MAR與ROM的連接方法如圖所示。MARROMA3A2A1A0ERCLKLMD8圖 MAR和ROM的關系該存儲器如何表示？16×8ROM例題例： 程序計數器PC，存儲地址寄存器MAR和ROM通過總線的聯系如圖2-33所示，設控制字依次是（1）

CpEpLmER=0110（2）

CpEpLmER=0001（3）

CpEpLmER=1000問：它們之間的信息是如何流通的？PCCPEPLMERCLKCLRCLKMARROM4488W總線圖2-33取數周期的信號流通解：開機時，CLR=1，則PC=00001、CpEpLmER=01102、CpEpLmER=00013、CpEpLmER=1000注意:E一有效，該模塊中的數據就送到總線上。數據的輸出不需要時鐘的作用,稱為異步動作。2.6.2RAM(randomaccessmemory)

RAM稱讀寫存儲器，RAM的每一個存儲單元相當于一個可控緩沖寄存器。

1、RAM的材料 用磁芯作為記憶元件，防止掉電失去記憶能力，體積較大。 用集成電路制成的記憶元件，容量大，體積小，但掉電失去記憶。2、靜態(tài)RAM及動態(tài)RAM

靜態(tài)RAM用觸發(fā)器保存信息，只要加電于觸發(fā)器，數據即可長期保留。 動態(tài)RAM用電容來保存信息。電容漏電，需要刷新。每隔2ms充電一次，須“刷新”電源。

3、RAM的符號RAM的符號如圖2-34所示M×NRAMMEAWEDME：片選信號WE=0：數據輸出WE=1：寫入數據D：數據輸入/輸出信號線A：地址信號線下面通過一個例題,來說明在計算機中的一些基本部件的作用及信息在各部件之間如何流通?

[例2.2]一個微型計算機的一部分如圖2-36所示，其工作程序分析如圖。 例題是利用已設計好的控制字，將數據IO裝入到RAM。設IO=1100，0001，1001（共12位） 這部分的控制字為：CON=CPEPLMWEMELDLIEI（共8位） 已設計好的控制