第九章金屬化與多層連接1

第九章金屬化與多層互連9.1引言

金屬化：金屬及金屬材料在集成電路技術(shù)中的應用。根據(jù)金屬在集成電路中的功能劃分，可以分為三類：

互連材料——將同一芯片的各個獨立的元器件連接成為具有一定功能的電路模塊。要求電阻率要小，易于淀積和刻蝕，好的抗電遷移特性。

互連連線是金屬化工藝的主要組成部分；大部分使用銅鋁合金；鎢插塞是80與90年代技術(shù)；Ti焊接層；TiN,阻擋、附著層；未來使用銅；接觸材料——直接與半導體接觸的材料，以及提供與外部連接的連接點。（接觸孔（Contact）、通孔（

via）)

要求好的接觸界面性和穩(wěn)定性、接觸電阻要小、在半導體中的擴散系數(shù)要小，好的化學穩(wěn)定性。MOSFET柵電極材料——作為MOSFET器件的一個組成部分，對器件的性能起著重要作用。

要求與柵氧化層之間具有良好的界面特性和穩(wěn)定性；合適的功函數(shù)。9.1集成電路對金屬化材料特性的要求

1較低的歐姆接觸電阻，能提供低阻的互連線；

2抗電遷移性能要好；

3與絕緣體有良好的附著性；

4耐腐蝕；

5易于淀積和刻蝕；

6易于鍵合，而且鍵合點能經(jīng)受長期工作。

7多層互連要求層與層之間的絕緣性要好，不相互滲透和擴散，即要求有一個擴散阻擋層。9.1.1晶格結(jié)構(gòu)和外延生長特性的影響使薄膜和襯底材料晶格結(jié)構(gòu)匹配，選用晶格常數(shù)失配因子小的材料（合金材料)。采用外延生長消除缺陷，得到異質(zhì)外延薄膜（肖特基二極管）。9.1.2電學特性

考慮電阻率、電阻率的溫度系數(shù)、功函數(shù)，與半導體接觸的肖特基勢壘高度。9.1.3機械特性、熱力學特性以及化學特性考慮金屬薄膜在襯底中的擴散，與襯底間的固有應力，表面張力、熱應力。注：熱應力導致互連線出現(xiàn)空洞，電遷移也與應力有關(guān)。9.2鋁在集成電路技術(shù)中的應用

鋁的優(yōu)點：電阻率低、歐姆接觸電阻低；與硅和磷硅玻璃的附著性好；易于淀積和刻蝕。9.2.1金屬鋁膜的制備方法采用濺射法制備（PVD)

9.2.2Al/Si接觸中的幾個物理現(xiàn)象

1）Al-Si相圖鋁硅不能形成硅化物，但可以形成合金。鋁在硅中的熔解度低。硅在鋁中的熔解度高，因此硅原子會熔到鋁中。2)Si在Al中的擴散系數(shù)硅在鋁薄膜中的擴散系數(shù)比在晶體鋁中約大40倍。因鋁膜多為多晶，雜質(zhì)在晶粒間界的擴散系數(shù)大于晶體內(nèi)的擴散系數(shù)。3）Al與SiO2的反應

鋁與二氧化硅生成Al2O3,這個現(xiàn)象在集成電路中的應用十分重要。

9.2.3Al/Si接觸中的尖楔現(xiàn)象由于硅在鋁中有可觀溶解度，這樣導致鋁硅接觸出現(xiàn)尖楔現(xiàn)象。消耗硅的體積：消耗硅層厚度：當消耗的硅運動到鋁中后，鋁填充硅離開留下的空間。當消耗的硅的厚度大到一定程度，由鋁填充后，就會導致PN結(jié)短路。實際情況，硅在接觸孔內(nèi)并不是均勻消耗，實際消耗硅的面積遠遠小于實際接觸面積，這樣使消耗深度Z遠大于均勻深度。鋁就在某些接觸點，像尖釘一樣楔進到Si襯底中去，使PN結(jié)失效。影響“尖楔”深度和形狀因素：

1鋁硅界面的氧化層厚度。（氧化層厚度薄，深度淺（均勻消耗）；氧化層厚度厚，深度深（不均勻消耗）。

2硅襯底的影響。（100）垂直擴散，容易PN結(jié)短路；（111）橫行擴展，尖楔多半為平底。9.2.4Al/Si接觸的改進

1Al－Si合金金屬化引線

采用鋁硅合金代替純鋁作為接觸和互連材料，防止尖楔現(xiàn)象。

問題：出現(xiàn)分凝現(xiàn)象。即，在較高合金退火溫度時熔解在鋁中的硅，在冷卻過程中又從鋁中析出。該現(xiàn)象產(chǎn)生一個個硅單晶的結(jié)瘤。影響器件的可靠性，有可能導致互連線短路。

鋁－摻雜多晶硅雙層金屬化結(jié)構(gòu)觀察一個現(xiàn)象：鋁與未摻雜多晶硅接觸時，會發(fā)生多晶硅重組現(xiàn)象。然而，摻雜（重磷（砷））的多晶硅，這種重組現(xiàn)象不存在。這可能與磷在多晶硅晶粒間界中分凝，使晶粒間界中的硅原子的自由能減少，降低了硅原子在鋁中的溶解度。3AI/Si阻擋層結(jié)構(gòu)另一種限制尖楔的措施，就是在鋁與硅之間淀積一薄膜金屬層，阻止鋁與硅之間的作用，這層金屬就是阻擋層。一般采用硅化物：PtSiCoSi2等作為歐姆接觸材料，采用TiN作為阻擋層。阻擋層結(jié)構(gòu)可以顯著減小漏電流。9.2.5電遷移現(xiàn)象及其改進方法

1電遷移現(xiàn)象的物理機制所謂電遷移現(xiàn)象，就是一種在大電流密度作用下的質(zhì)量輸運現(xiàn)象。質(zhì)量輸運是沿電子流方向進行的，結(jié)果在一個方向形成空洞，而在另一個方向由于鋁原子的堆積形成小丘。在互連線中會引起開路與短路兩種現(xiàn)象。電遷移本質(zhì)是導體原子與通過該導體電子流之間的相互作用，當一個鋁金屬離子被熱激發(fā)處于晶體點陣電位分布的谷頂?shù)臅r候，它將受到兩個方向相反的作用力：A)靜電作用力，方向沿著電場（電流）的方向。B)由于導電電子與金屬原子之間的碰撞引起的相互間的動量交換，稱之為“電子風”，方向沿電子流方向。2中值失效時間表征電遷移現(xiàn)象的物理量是互連引線的中值失效時間MTF(mediatimetofailure),即50％互連引線失效時間，其值正比于引線截面積，反比于質(zhì)量輸運率3改進電遷移的方法

1）結(jié)構(gòu)的影響和“竹狀”結(jié)構(gòu)的選擇

MTF隨著鋁線寬度的減小和長度的增加而降低?！爸駹睢变X引線結(jié)構(gòu)，組成多晶體的晶粒從下而上貫穿引線截面，晶粒間界垂直于電流的方向，所以晶粒間界的擴散不起作用。為了使鋁引線能生長為“竹狀”結(jié)構(gòu)，就要求在合金退火之前進行光刻，使金屬化引線條寬很窄，有助于鋁晶粒垂直生長，使之形成“竹狀”結(jié)構(gòu)。2）Al-Cu合金和Al-Si-Cu合金在鋁中附加合金成分，這些雜質(zhì)在鋁的晶粒間界分凝可以降低鋁原子在鋁晶粒間界的擴散系數(shù)，從而提高MTF。Al-Si-Cu合金缺點：會增加電阻率，不易刻蝕。3）三層夾心結(jié)構(gòu)在兩層鋁薄膜之間增加一個過渡金屬層可以改善鋁電遷移。9.3銅及低K介質(zhì)降低互連線延遲時間的一個重要方法就是使用新型材料，使用低K材料作為介質(zhì)層，如銅。銅的電阻率低，抗電遷移性能好，沒有應力遷移，可靠性高。9.3.1互連線的延遲時間表征互連線延遲時間的物理量為RC常數(shù)。銅互連工藝關(guān)鍵技術(shù)：

1金屬銅的淀積技術(shù)

2低K介質(zhì)材料的選擇和淀積技術(shù)

3勢壘層材料的選擇和淀積技術(shù)

4銅的CMP(化學機械拋光）平整化技術(shù)

5互連集成工藝中的清潔工藝

6大馬士革（鑲嵌式）結(jié)構(gòu)的互連工藝

7低K介質(zhì)和銅互連技術(shù)的可靠性問題。9.3.2以銅作為互連材料的工藝流程1在前層的互連層平面上淀積一層薄的刻蝕停止層，如Si3N4Si3N42淀積厚的介質(zhì)（絕緣）層材料，如SiO2或低K介質(zhì)SiO2光刻膠3形成刻蝕引線溝槽的光刻膠掩膜圖形光刻膠4以光刻膠作為掩膜在介質(zhì)層上刻蝕引線溝槽5去光刻膠6形成刻蝕通孔的光刻膠掩膜圖形7刻蝕通孔，停在刻蝕停止層8去掉光刻膠9去掉刻蝕停止層10濺射金屬勢壘和Cu籽晶層11金屬填充通孔12CMP金屬層9.3.3低K介質(zhì)層材料和淀積技術(shù)采用低K互連介質(zhì)可以在不降低布線密度的條件下，有效降低寄生電容C,減少RC互連延遲時間，提高速度。除了以上，還必須滿足以下條件：

1擁有足夠好的材料特性、熱性能、介電性能和力學性能。

2與其他的互連材料，如Cu及勢壘層材料兼容。

3能夠與IC工藝兼容。

4高純度的淀積，且工藝成本低。

5能夠在特定工作條件下，在器件壽命周期間內(nèi)高可靠性工作主要淀積K介質(zhì)的工藝有：旋涂工藝（spinon)和CVD工藝。對低K介質(zhì)刻蝕，要求：

1與低K介質(zhì)材料工藝兼容；

2對刻蝕停止層材料有高的選擇性；

3能形成垂直圖形；

4對Cu無刻蝕和腐蝕；

5刻蝕的殘留物易于清洗。（清洗工藝有干法和濕法兩種）9.3.4勢壘層材料技術(shù)勢壘層包括介質(zhì)勢壘層和導電勢壘層兩種。主要功能：防止銅擴散和改善銅的附著性、作為CMP和刻蝕工藝的停止層、保護銅薄膜和低K介質(zhì)層不受工藝和環(huán)境等因素造成的氧化和腐蝕等效應。介質(zhì)勢壘層材料選擇要求：介電常數(shù)要低、刻蝕選擇性和抗擴散性能好。如SiC

金屬勢壘層材料(阻擋層金屬)選擇要求：保形的通孔和溝槽淀積性能；好的勢壘性能；低的通孔電阻；與銅有好的黏附性；與銅的CMP工藝兼容。如：WN、TiN9.3.5金屬Cu的淀積技術(shù)采用大馬士革（鑲嵌）工藝進行Cu布線。過程與上述相似。9.3.6低K介質(zhì)和Cu互連集成技術(shù)中的可靠性問題可靠性問題涉及：電遷移、應力遷移、熱循環(huán)穩(wěn)定性、介電應力、熱導率。9.4多晶硅及硅化物多晶硅可作為CMOS工藝中的柵材料和作為局部互連材料。多晶硅柵技術(shù)最主要特點就是源漏自對準。硅柵的制造過程是先生長柵氧化層，緊接著淀積多晶硅，光刻成柵極，然后以多晶硅柵和其下面的SiO2絕緣層作為擴散（或離子注入）掩蔽層，擴散或離子注入，形成源漏區(qū)，同時又對多晶硅柵極和多晶硅互連引線進行摻雜、因而實現(xiàn)了源、柵、漏的自動排列，去除了鋁柵工藝中為保證完全覆蓋源、漏區(qū)而設計的套刻所引起的柵－源、柵－漏的重疊部分，只存在橫行擴散效應引起的重疊。

SDG金屬柵SDG硅柵G9.4.1多晶硅薄膜的制備方法采用LPCVD方法，溫度600～650℃，用硅烷熱分解淀積。

SiH4－>Si+2H29.4.2多晶硅互連及其局限性電阻率過高，只能用作局部互連。9.4.3多晶硅氧化單晶硅氧化模型同樣適用于多晶硅的氧化情況。多晶硅是由許多大小不等、晶向不同的晶粒所組成，因此存在晶粒間界。晶粒間界是一個具有高密度缺陷和懸掛鍵的區(qū)域。由于各個晶粒之間的晶向不相同，氧化后，使多晶硅表面上的氧化層厚度存在差別（線性氧化決定）。但對于厚膜氧化，氧化速率差異就會消失，這由拋物線氧化決定，與晶向無關(guān)。

9.4.4難熔金屬硅化物的應用硅化物具有低的、類金屬的電阻率，高溫穩(wěn)定性好，抗電遷移性能好?？梢灾苯釉诙嗑Ч枭系矸e難熔金屬，加熱形成硅化物，工藝與現(xiàn)有硅柵工藝兼容。9.4.5硅化物的淀積方法

1共濺射方法

2共蒸發(fā)方法

3在多晶硅襯底上濺射或蒸發(fā)單層難熔金屬，在退火過程，難熔金屬與多晶硅反應生成硅化物。

4合金濺射

5化學氣相淀積硅化物。

9.4.6硅化物的形成機制真正要形成硅化物,還必須有一個高溫加熱過程即退火過程,使金屬與硅反應生成硅化物.自對準硅化鈦形成9.4.7硅化物特性硅化物晶體結(jié)構(gòu)基本有三種結(jié)構(gòu)：四方、六方、正交晶系。硅化物具有良好的導電性，導電機構(gòu)類似于金屬,其電導率一般比相應金屬低。9.4.8硅化物的氧化

硅化物可用在集成電路柵和互連材料關(guān)鍵因素之一是因為難熔金屬硅化物能氧化成穩(wěn)定、致密的氧化層。難熔金屬硅化物的氧化是硅原子擴散通過硅化物，在硅化物－SiO2界面氧化成SiO2，其過程如下：

1）硅襯底釋放硅原子的反應過程；

2）由硅襯底提供的硅原子擴散通過硅化物層到達硅化物－SiO2界面；

3)氧化劑分子擴散通過已生成的SiO2層；

4）氧化劑在硅化物－SiO2界面上與硅原子反應生長SiO2.9.4.9多晶硅/硅化物復合柵結(jié)構(gòu)難熔金屬硅化物/多晶硅雙層結(jié)構(gòu)在柵和內(nèi)部互連的應用中可使互連電阻降低；硅化物接觸電阻率低；做柵的優(yōu)勢：利用良好的多晶硅/SiO2界面特性、硅柵器件的可靠性和穩(wěn)定性，又可以使引線電阻降低。9.5平坦化及多層互連線工藝集成電路集成度的提高，芯片表面無法提高足夠的面積制作所需內(nèi)連線時，為配合MOS晶體管縮小后所增加的內(nèi)連線需求，考慮多層金屬互連技術(shù)。(意義)兩層金屬之間必須有絕緣體進行隔離，這種隔離層的介電材料（Dielectrics),稱為金屬間介電層（Inter-MetalDielectrics)。連接兩層金屬的物質(zhì)就是插塞。9.5.1多層互連的工藝流程器件制備淀積絕緣介質(zhì)層平坦化處理接觸孔及通孔的形成金屬化最后淀積鈍化層多層金屬布線工藝潛在問題：一般平坦的介電層很困難，且容易發(fā)生孔洞（Voids)現(xiàn)象。尤其是隨晶片表面金屬層而產(chǎn)生高低起伏的介電淀積層。因為淀積層不平坦，將使得接下來第二層金屬層的光刻工藝在曝光聚焦上有困難，而影響光刻影像傳遞的精確度與解析度、再加上金屬層淀積與刻蝕所遭遇的困難度，嚴重挑戰(zhàn)大規(guī)模集成電路的制造。9.5.2平坦化工藝所謂的平坦化，就是把隨晶片表面起伏的介電層加以平坦化的一種半導體工藝技術(shù)。

(a)剛沉積在有高低起伏的晶片表面的介電層截面(b)經(jīng)部分平坦化后的介電層(c)具備局部平坦化的介電層(d)具備全局平坦化的介電層平坦化技術(shù)分類：按照圖（b）的箭頭所指的部分上淀積或覆蓋一層SiO2，這么一來，便能得到制作下一層金屬互連線時所需的局部或整個平面的介電層平坦度。這種制作方式就是“旋涂式玻璃（Spin-OnGlass”，這種工藝只能進行局部平坦。整個平面的介電層平坦化，需采用”化學機械拋光法(chemicalmechanicalpolishing）“的平坦化技術(shù)。SOG平坦化過程

SOG制造過程基本分為涂布與固化兩個階段；前