電子技術與數(shù)字電路（第二版）09 時序邏輯電路

第9章

時序邏輯電路本章主要內容(1)時序電路的基本組成(2)時序電路的描述方法(3)時序電路的分析(4)時序電路的設計9.1時序電路的基本組成圖9.1是用框圖表示的時序電路的基本組成情況。它由組合邏輯電路及存儲電路兩部分組成。其中x1,…,xn稱為時序電路的輸入，Z1,…,Zm稱為時序電路的輸出；Y1,…,Yr為時序電路的內部輸出，同時又是其存儲電路的輸入；y1,…,yr為時序電路的內部輸入，同時又是其存儲電路的輸出。這些變量之間的關系可用邏輯關系式表示為：

Zi=gi(x1,…,xn

;y1,…,yr)，i=1,…,m(9-1)Yi=hi(x1,…,xn;y1,…,yr)，i=1,…,r(9-2)

把(9-1)式稱作輸出函數(shù)，(9-2)式稱作控制函數(shù)或激勵函數(shù)。時序電路中的存儲電路可以是第8章中介紹過的各類觸發(fā)器，也可以是其他類型的存儲器件。圖9.1時序電路的組成時序電路可分為兩類：同步時序電路和異步時序電路。有統(tǒng)一時鐘控制的時序電路叫同步時序電路，沒有統(tǒng)一時鐘控制的時序電路叫異步時序電路。對于同步時序電路，只有在時鐘脈沖到來時，電路的狀態(tài)才發(fā)生變化；對于異步時序電路，其狀態(tài)改變是由輸入信號的變化直接引起的。9.2時序電路的描述方法在時序電路中，針對電路狀態(tài)的一次改變，把改變之前的狀態(tài)叫時序電路的現(xiàn)態(tài)，把改變之后的狀態(tài)叫時序電路的次態(tài)。時序電路的輸入、輸出、現(xiàn)態(tài)和次態(tài)之間的函數(shù)關系可以用狀態(tài)圖、狀態(tài)表或時間圖清晰地加以描述和說明。1.狀態(tài)圖狀態(tài)圖也叫狀態(tài)轉換圖，它是反映時序電路狀態(tài)轉換規(guī)律及相應輸入、輸出取值情況的幾何圖形表示。在這種表示中，將時序電路所有獨立可能的狀態(tài)用若干圓圈來表示，圈內標記不同的字母或數(shù)字，用以表示各種不同的狀態(tài)。圓圈之間用帶箭頭的直線或弧線連接起來，用以表示狀態(tài)跳變的方向，箭頭尾端圓圈內標注的是電路的現(xiàn)態(tài)，箭頭指向圓圈內標注的是電路的次態(tài)。帶箭頭的直線或弧線旁都記有輸入變量x和相應的輸出Z，用x／Z表示。如圖9.2所示。

圖9.2時序電路的狀態(tài)圖

2.狀態(tài)表狀態(tài)表也叫狀態(tài)轉換表，它是用表格的形式來描述時序電路。在這種表示中，時序電路的全部輸入列在表的頂部，表的左邊列出現(xiàn)態(tài)，表的內部列出次態(tài)和輸出。狀態(tài)表的一般列法如表9-1所示。表9-1時序電路的狀態(tài)表

次態(tài)/輸出

輸出輸入x

y

Y/Z表9-1所示的狀態(tài)表的讀法是：處在現(xiàn)態(tài)y的時序電路，當輸入為x時，該電路將進入輸出為Z的次態(tài)Y。3.時間圖時間圖又叫工作波形圖。它用波形圖的形式，形象地描述了時序電路的輸入信號、輸出信號以及電路的狀態(tài)轉換等在時間上的對應關系。例9.1研究具有一個輸入變量x、一個輸出變量Z和兩個狀態(tài)變量y1y2的時序電路，其中有：

輸入：x=0，x=1

狀態(tài)：［y1y2］=［00］≡A，［y1y2］=［01］≡B［y1y2］=［10］≡C，［y1y2］=［11］≡D

輸出：Z=0，Z=1該時序電路的狀態(tài)圖如圖9.3所示，狀態(tài)表如表9-2所示。

圖9.3狀態(tài)圖

表9-2狀態(tài)表

次態(tài)/輸出

輸入現(xiàn)態(tài)

0

1

ABCDD/0B/1C/1A/0C/1A/0D/0B/1從狀態(tài)表和狀態(tài)圖可以看到，假設初始狀態(tài)處于A（即y1y2=00），如果這時加入輸入x=0，則電路就進入次態(tài)D，且輸出Z=0；在處于狀態(tài)D時，如果又加入輸入x=1，則電路又進入狀態(tài)B，且輸出Z=1，等等。所以，如果加到這個電路的輸入為如下序列：

x=0110101100若電路的初始狀態(tài)為A，則與每個輸入對應的狀態(tài)轉換如下：

輸入：0110101100

現(xiàn)態(tài)：ADBADBBACC

次態(tài)：DBADBBACCC

輸出：0100110111可見，若這個電路的初始狀態(tài)為A，當加入如上的輸入序列之后，所引起的輸出序列為：

Z=0100110111電路最后停留在終態(tài)C。

9.3時序電路的分析時序電路的分析就是根據(jù)給定的時序電路，求出它的狀態(tài)表、狀態(tài)圖或時間圖，從而確定其邏輯功能和工作特性的過程。同步時序電路分析的大致步驟如下：(1)根據(jù)給定的電路結構，列出電路的輸出函數(shù)表達式和各觸發(fā)器的激勵函數(shù)表達式。(2)根據(jù)觸發(fā)器的次態(tài)方程和激勵函數(shù)式，求出各觸發(fā)器的狀態(tài)表達式。(3)根據(jù)狀態(tài)表和輸出函數(shù)表達式，列出該時序電路的狀態(tài)表和狀態(tài)圖。(4)用時間圖或文字描述的方式對電路特性進行表述。

例9.2分析如圖9.4所示的同步時序電路，其中x為外部輸入信號，Z為電路的輸出信號。圖9.4例9-2邏輯圖第一步，根據(jù)圖9.4所給的電路結構，列出觸發(fā)器的激勵函數(shù)表達式和輸出函數(shù)表達式為：

D=xy*+x*y(9-3)Z=xy(9-4)第二步，把第一步得到的激勵函數(shù)表達式代入D觸發(fā)器的次態(tài)方程yn+1=D中，得到該觸發(fā)器的狀態(tài)表達式為：

yn+1=xy*+x*y

(9-5)第三步，根據(jù)狀態(tài)表達式和輸出函數(shù)表達式列出該電路的狀態(tài)表和狀態(tài)圖，如表9-3和圖9.5所示。

表9-3

狀態(tài)表次態(tài)yn+1/輸出Z

圖9.5狀態(tài)圖

輸入x

現(xiàn)態(tài)y01

01

0/01/0

1/00/1也可以用符號A和B分別表示狀態(tài)0和1，則上述的狀態(tài)表和狀態(tài)圖又可改寫表9-4和圖9.6的形式。

表9-4狀態(tài)表

次態(tài)yn+1/輸出Z

圖9.6狀態(tài)圖

輸入x現(xiàn)態(tài)y

0

1ABA/0B/0

B/0

A/1第四步，作時間圖對電路特性進行描述，如圖9.7所示。

圖9.7時間圖從該時間圖容易看出，在同樣輸入信號作用下，電路的初始狀態(tài)不同，相應的輸出也不相同。如圖中，初始狀態(tài)為A，則產生的狀態(tài)序列為③行，相應的輸出為④行；初始狀態(tài)為B，則產生的狀態(tài)序列為⑤行，相應的輸出為⑥行。在本例中，只有當電路出現(xiàn)狀態(tài)B，且輸入x=1時，才有輸出Z=1。9.4時序電路的設計時序電路的設計，也稱時序電路的綜合。它是時序電路分析的逆過程。同步時序電路設計的一般步驟為：(1)根據(jù)電路的設計要求，作出狀態(tài)表或狀態(tài)圖；(2)進行狀態(tài)化簡；(3)進行狀態(tài)分配，即對每一個狀態(tài)指定一個二進制代碼；(4)選定觸發(fā)器，并根據(jù)所選觸發(fā)器的激勵表及簡化后的狀態(tài)表求出各觸發(fā)器的激勵函數(shù)表達式和時序電路的輸出函數(shù)表達式。(5)根據(jù)上面求得的表達式，畫出時序電路的邏輯圖。

9.4.1根據(jù)設計要求形成原始狀態(tài)表狀態(tài)表就是把用語言文字描述的對時序電路的要求通過表格的形式表示出來。它是整個設計過程的基礎和依據(jù)，后面的設計步驟都要在狀態(tài)表的基礎上進行。最初形成的狀態(tài)表，稱為原始狀態(tài)表。它不一定是最簡的，即允許其中存在多余的狀態(tài)，但必須保證不能有狀態(tài)遺漏或錯誤。在確定狀態(tài)數(shù)目時，應按“寧多勿漏”的原則來進行，以確保邏輯功能的正確和完備性。例9.4設計一個二進制序列檢測器，要求當輸入連續(xù)三個1或三個以上1時，電路輸出為1，否則輸出為0。作出這個時序電路的原始狀態(tài)表。由設計要求可知，要設計的電路有一個輸入x和一個輸出Z，輸入x為一個二進制序列，每當其中出現(xiàn)連續(xù)三個1時，該檢測電路能夠識別并輸出1；當有連續(xù)三個以上1時，則在第三個以及相繼的連續(xù)1出現(xiàn)時，電路也輸出1，直到輸入轉為0時，輸出才變?yōu)?。例如：輸入x序列：1101111110010輸出Z序列：0000011110000由上面的分析可知，檢測電路要判斷是否連續(xù)輸入三個1，至少應將輸入的前兩位二進制數(shù)碼“記憶”下來。前兩位二制數(shù)碼形成四種不同的狀態(tài)組合，即00，01，10，11，我們用A，B，C，D分別代表這四種狀態(tài)組合。如果采用兩位具有左移功能的存儲器件來“記憶”輸入的歷史情況，則電路的狀態(tài)轉移情況及相應的輸出應該是：

當電路記憶的輸入歷史情況為01，如果此時輸入為0，則電路的下一狀態(tài)按左移規(guī)律應為10，輸出為0；如果輸入為1，電路的下一狀態(tài)則變?yōu)?1，輸出仍為0。當電路記憶的輸入歷史情況為10，如果此時輸入為0，則下一狀態(tài)為00，輸出為0；如果輸入為1，則下一狀態(tài)為01，輸出也為0。其余可依此類推。只有在當前的記憶的歷史情況為11，而此時的輸入為1時，電路的下一狀態(tài)仍為11，此時電路的輸出才為1。至此可以得到表征所要設計電路特性的狀態(tài)表和相應的狀態(tài)圖，如表9-7和圖9.11所示，圖9.11中的字母A、B、C、D分別代表狀態(tài)組合00、01、10、11。

表9-7狀態(tài)表次態(tài)/輸出

圖9.11狀態(tài)圖輸入現(xiàn)態(tài)

0

1

00011011

00/010/000/010/0

01/011/001/011/19.4.2狀態(tài)化簡（詳見教材P257）9.4.3狀態(tài)分配與電路實現(xiàn)

（詳見教材P258）9.4.4時序電路設計舉例例9.6

設計一個能識別輸入序列01的同步時序電路。該電路具有一個輸入x和一個輸出Z，不論什么時候，只要輸入中出現(xiàn)x=01序列時，所設計的電路就應該產生輸出1信號，對于其他任何輸入，輸出皆為0。例如，如果輸入序列為：

x=0010000010011101

那么輸出序列應該是：

Z=0010000010010001設計的第一步是構造滿足上述要求的狀態(tài)圖和狀態(tài)表。首先，假定要設計的電路處在某一起始狀態(tài)A。若輸入為1，因為1不是要識別的輸入序列“01”的第一個符號，所以輸出Z=0，并且電路仍停留在狀態(tài)A，如圖9.14(a)所示。如果電路處于初始狀態(tài)A，且輸入為0時，那么由于它是要識別的輸入序列的第一個符號，電路應將這個情況記下，因此電路進入新的狀態(tài)B，但此時的輸出仍應為0，如圖9.14(b)所示。假設電路處在狀態(tài)B，并且輸入為0，因為0不是識別序列“01”的第二個符號，所以電路仍停在狀態(tài)B，得到輸出Z=0，如圖9.14(c)所示。最后，如果電路處在狀態(tài)B，輸入符號是1，這是要識別的輸入序列“01”的第二個符號，此時電路已檢測到“01”序列，產生輸出Z=1，并可以回到初始狀態(tài)A。圖9.14(d)是最后得到的狀態(tài)圖。

圖9.14狀態(tài)圖與圖9.14(d)所示的狀態(tài)圖相對應的狀態(tài)表如表9-15所示。通過觀察即可看出，該狀態(tài)表已經(jīng)是最簡化狀態(tài)表。

狀態(tài)分配:因共有兩個狀態(tài)，故只需一位二進制代碼即可表示，這里選分配為A=0，B=1(當然也可選相反的分配，即A=1，B=0)。因此表9-15又可改畫為表9-16。表9-15狀態(tài)表表9-16狀態(tài)表

次態(tài)/