系統(tǒng)總線(xiàn)-計(jì)算機(jī)組成原理

第六章總線(xiàn)系統(tǒng)第六章總線(xiàn)系統(tǒng)教學(xué)目的：了解總線(xiàn)概念了解總線(xiàn)通信控制方式的特點(diǎn)本章主要內(nèi)容總線(xiàn)的概念和結(jié)構(gòu)形態(tài)總線(xiàn)接口總線(xiàn)的仲裁、定時(shí)和數(shù)據(jù)傳送模式常用總線(xiàn)6.1.1總線(xiàn)的基本概念總線(xiàn)(Bus)是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。一個(gè)單處理器系統(tǒng)中的總線(xiàn)，大致分為三類(lèi)：(1)內(nèi)部總線(xiàn)：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線(xiàn)。(2)系統(tǒng)總線(xiàn)：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線(xiàn)。(3)I/O總線(xiàn)：中、低速I(mǎi)/O設(shè)備之間互相連接的總線(xiàn)。6.1.1總線(xiàn)的基本概念1.總線(xiàn)的特性物理特性：指總線(xiàn)的物理連接方式，包括總線(xiàn)的根數(shù)，總線(xiàn)的插頭、插座的形狀，引腳線(xiàn)的排列方式等。功能特性：描述總線(xiàn)中每一根線(xiàn)的功能。如：地址總線(xiàn)(AB)—其寬度可表明地址空間范圍數(shù)據(jù)總線(xiàn)(DB)---其寬度可表明一次讀寫(xiě)的二進(jìn)制位數(shù)控制總線(xiàn)(CB)---包括各種控制命令(如存儲(chǔ)器讀寫(xiě)、I/O讀寫(xiě))、請(qǐng)求信號(hào)與仲裁信號(hào)、中斷請(qǐng)求與應(yīng)答等。6.1.1總線(xiàn)的基本概念1.總線(xiàn)的特性電氣特性：定義每一根線(xiàn)上信號(hào)的傳遞方向及有效電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)。時(shí)間特性:定義了每根線(xiàn)在什么時(shí)間有效。規(guī)定了總線(xiàn)上各信號(hào)有效的時(shí)序關(guān)系，CPU才能正確無(wú)誤地使用。6.1.1總線(xiàn)的基本概念2.總線(xiàn)標(biāo)準(zhǔn)化不同廠(chǎng)家的相同功能部件可互換使用.ISA(IndustryStandardArchitecture)工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)

EISA(ExtendedIndustryStandardArchitecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)

VESA(VideoElectronicsStandardAssociation)視頻電子標(biāo)準(zhǔn)協(xié)會(huì)PCI(PeripheryConnectInterface)外部設(shè)備連接接口6.1.1總線(xiàn)的基本概念16位，帶寬8MB/s32位，帶寬33.3MB/s32位，帶寬132MB/s64位，100MHz…..總線(xiàn)帶寬總線(xiàn)帶寬：總線(xiàn)本身所能達(dá)到的最高傳輸速率。單位：MByte/s設(shè)總線(xiàn)在同一個(gè)時(shí)鐘周期內(nèi)能并行傳送D個(gè)字節(jié)（總線(xiàn)帶寬為Dr，總線(xiàn)時(shí)鐘周期為T(mén)，總線(xiàn)頻率f=1/T）總線(xiàn)帶寬Dr=D/T=D*f

6.1.1總線(xiàn)的基本概念【例1】(1)某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線(xiàn)周期等于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為33MHz，則總線(xiàn)帶寬是多少?(2)如果一個(gè)總線(xiàn)周期中并行傳送64位數(shù)據(jù)，總線(xiàn)時(shí)鐘頻率升為66MHz，則總線(xiàn)帶寬是多少?[解](1)設(shè)總線(xiàn)帶寬用Dr表示，總線(xiàn)時(shí)鐘周期用T=1/f表示，一個(gè)總線(xiàn)周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B，Dr=D×f=8B×66×1000000/s=528MB/s

6.1.1總線(xiàn)的基本概念幾個(gè)例子ISA16bit8.3MHzDr=2*8=16MB/sEISA32bit16MHzDr=4*16=64MB/sPCI32/64bit33MHzDr=133/266MB/sAGP64bit66MHzDr=8*66=528MB/sPCI-X64Bit133MHzDr=8*133=1GB/s6.1.1總線(xiàn)的基本概念6.1.2總線(xiàn)連接方式總線(xiàn)的排列以及與其它各類(lèi)部件的連接方式影響計(jì)算機(jī)系統(tǒng)性能單總線(xiàn)結(jié)構(gòu)雙總線(xiàn)結(jié)構(gòu)三總線(xiàn)結(jié)構(gòu)1.單總線(xiàn)結(jié)構(gòu)CPU主存設(shè)備接口設(shè)備············系統(tǒng)總線(xiàn)適配器設(shè)備系統(tǒng)總線(xiàn)含DBUS，ABUS，CBUS特點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，易于擴(kuò)充;多部件共用一根總線(xiàn)，分時(shí)工作,傳輸效率較低。6.1.2總線(xiàn)連接方式單總線(xiàn)速度瓶頸6.1.2總線(xiàn)連接方式2.雙總線(xiàn)結(jié)構(gòu)CPU內(nèi)存設(shè)備接口設(shè)備············系統(tǒng)總線(xiàn)適配器設(shè)備CPU與內(nèi)存有專(zhuān)用高速總線(xiàn),減輕系統(tǒng)總線(xiàn)的負(fù)擔(dān);內(nèi)存可通過(guò)系統(tǒng)總線(xiàn)與外設(shè)進(jìn)行DMA操作,而不必經(jīng)過(guò)CPU。存儲(chǔ)總線(xiàn)6.1.2總線(xiàn)連接方式3.三總線(xiàn)結(jié)構(gòu)CPU內(nèi)存系統(tǒng)總線(xiàn)設(shè)備接口設(shè)備············適配器設(shè)備存儲(chǔ)總線(xiàn)通道I/O總線(xiàn)6.1.2總線(xiàn)連接方式3.三總線(xiàn)結(jié)構(gòu)特點(diǎn):雙總線(xiàn)基礎(chǔ)上增加I/O總線(xiàn),它是多個(gè)外設(shè)與通道間傳送信息的公共通路;通道的使用,進(jìn)一步提高了CPU的效率.“通道”是一臺(tái)具有特殊功能的處理器,它分擔(dān)了一部分CPU的功能.統(tǒng)一管理外設(shè)及實(shí)現(xiàn)外設(shè)與內(nèi)存間的數(shù)據(jù)傳送.6.1.2總線(xiàn)連接方式最大存儲(chǔ)容量單總線(xiàn)系統(tǒng)中,內(nèi)存要為外設(shè)保留一些地址.指令系統(tǒng)

單總線(xiàn)系統(tǒng)中,無(wú)須專(zhuān)門(mén)的I/O指令;雙總線(xiàn)系統(tǒng)中,設(shè)有專(zhuān)門(mén)的I/O指令.吞吐量三總線(xiàn)系統(tǒng)比單總線(xiàn)系統(tǒng)要大得多.6.1.3總線(xiàn)結(jié)構(gòu)對(duì)計(jì)算機(jī)性能的影響6.1.3總線(xiàn)的內(nèi)部結(jié)構(gòu)1.早期總線(xiàn)其內(nèi)部結(jié)構(gòu)如圖所示6.1.3總線(xiàn)的內(nèi)部結(jié)構(gòu)2.當(dāng)代流行的總線(xiàn)–--其內(nèi)部結(jié)構(gòu)如圖北橋南橋6.1.5總線(xiàn)結(jié)構(gòu)實(shí)例串行傳送并行傳送分時(shí)傳送6.2.1信息的傳送方式1.串行傳送并-串轉(zhuǎn)換串-并轉(zhuǎn)換發(fā)送部件接收部件00000101T1

T2

T3

T4

T5

T6

T7

T8

低位

高位

位時(shí)間

傳送脈沖

1

0

1

0

0

0

0

0

6.2.1信息的傳送方式一條傳輸線(xiàn)每次一位,先低位,后高位.同步---“位時(shí)間”

成本低,速度慢。6.2.1信息的傳送方式1.串行傳送2.并行傳送發(fā)送部件低位

高位

1

接收部件0

1

0

0

0

0

0

0

每位數(shù)據(jù)一條傳輸線(xiàn),并行傳送。采用電位傳送.傳送速度快。6.2.1信息的傳送方式發(fā)展趨勢(shì)……并行傳輸距離受限且線(xiàn)間串繞嚴(yán)重串行傳輸距離長(zhǎng)無(wú)串繞現(xiàn)象隨著總線(xiàn)頻率的增加，并行逐漸轉(zhuǎn)向串行6.2.1信息的傳送方式3.分時(shí)傳送采用總線(xiàn)復(fù)用方式連在總線(xiàn)上的部件分時(shí)使用總線(xiàn)。6.2.1信息的傳送方式指CPU與內(nèi)存、外設(shè),或兩種外設(shè)或兩種機(jī)器間通過(guò)總線(xiàn)連接的邏輯部件。CPU接口外設(shè)地址總線(xiàn)數(shù)據(jù)總線(xiàn)控制總線(xiàn)6.2.2接口的基本概念接口功能速度匹配;格式轉(zhuǎn)換;傳送主機(jī)控制信號(hào);反映設(shè)備的工作狀態(tài);識(shí)別和指示數(shù)據(jù)傳送的地址和傳輸量;程序中斷。6.2.2接口的基本概念適配器的兩面性----必有兩個(gè)接口：一是和系統(tǒng)總線(xiàn)的接口，CPU和適配器的數(shù)據(jù)交換一定的是并行方式；二是和外設(shè)的接口，適配器和外設(shè)的數(shù)據(jù)交換可能是并行方式，也可能是串行方式。根據(jù)外圍設(shè)備供求串行數(shù)據(jù)或并行數(shù)據(jù)的方式不同，適配器分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類(lèi)。6.2.2接口的基本概念【例2】利用串行方式傳送字符，每秒鐘傳送的比特(bit)位數(shù)常稱(chēng)為波特率。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)bit(起始位、停止位、8個(gè)數(shù)據(jù)位)，問(wèn)傳送的波特率是多少?每個(gè)bit占用的時(shí)間是多少?【解】：

波特率為：10位×120/秒=1200波特每個(gè)bit占用的時(shí)間Td是波特率的倒數(shù)：Td=1/1200=0.833×0.001s=0.833ms6.2.2接口的基本概念連接到總線(xiàn)上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)，如CPU模塊、存儲(chǔ)器模塊。主方可以啟動(dòng)一個(gè)總線(xiàn)周期，而從方只能響應(yīng)主方的請(qǐng)求。每次總線(xiàn)操作，只有一個(gè)主方占用總線(xiàn)控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。6.3.1總線(xiàn)仲裁總線(xiàn)仲裁：對(duì)總線(xiàn)的使用進(jìn)行合理的分配和管理.部件要使用總線(xiàn)進(jìn)行通信時(shí),要向控制部件發(fā)請(qǐng)求信號(hào).控制部件按各部件的優(yōu)先級(jí)來(lái)決定誰(shuí)使用總線(xiàn)。根據(jù)總線(xiàn)控制部件的位置,仲裁方式分為:集中式總線(xiàn)仲裁分布式總線(xiàn)仲裁

6.3.1總線(xiàn)仲裁1.集中式仲裁鏈?zhǔn)讲樵?xún)方式計(jì)數(shù)器定時(shí)查詢(xún)方式獨(dú)立請(qǐng)求方式6.3.1總線(xiàn)仲裁鏈?zhǔn)讲樵?xún)方式中央仲裁器接口1接口2接口n

BS

BR

BGBS------總線(xiàn)忙BR------總線(xiàn)請(qǐng)求BG------總線(xiàn)響應(yīng)請(qǐng)求（授權(quán)）通過(guò)接口的優(yōu)先級(jí)排隊(duì)電路來(lái)實(shí)現(xiàn).離總線(xiàn)控制器越遠(yuǎn),優(yōu)先級(jí)越低。用線(xiàn)少-----BG1根,易擴(kuò)充;對(duì)響應(yīng)鏈的電路故障很敏感。數(shù)據(jù)總線(xiàn)，地址總線(xiàn)6.3.1總線(xiàn)仲裁計(jì)數(shù)器定時(shí)查詢(xún)方式總線(xiàn)設(shè)備地址計(jì)數(shù)BRBS中央仲裁器接口1接口2接口nBS=0時(shí)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線(xiàn)發(fā)向各設(shè)備。各接口中的設(shè)備地址與計(jì)數(shù)值一致時(shí)，該設(shè)備置“1”BS線(xiàn)。線(xiàn)數(shù)為㏒2n根。計(jì)數(shù)器的初值可用程序來(lái)設(shè)置。------各設(shè)備的優(yōu)先級(jí)可變。---靈活。6.3.1總線(xiàn)仲裁獨(dú)立請(qǐng)求方式每一設(shè)備有一對(duì)BR和BG;響應(yīng)速度高控制靈活,優(yōu)先級(jí)可通過(guò)程序改變;控制線(xiàn)數(shù)多.--------2n根.總線(xiàn)（地址線(xiàn)、數(shù)據(jù)線(xiàn)）BR1BR2BRnBG1BG2BGn中央仲裁器

接口1接口2接口n6.3.1總線(xiàn)仲裁2.分布式仲裁無(wú)需中央仲裁器（總線(xiàn)控制器）每個(gè)功能設(shè)備都有自己的仲裁號(hào)以及仲裁器優(yōu)先級(jí)仲裁策略

6.3.1總線(xiàn)仲裁總線(xiàn)信息傳遞過(guò)程分為:請(qǐng)求總線(xiàn)，總線(xiàn)仲裁，尋址，信息傳送，狀態(tài)返回。當(dāng)共享總線(xiàn)的部件獲得總線(xiàn)使用權(quán)后，就開(kāi)始傳送信息，即進(jìn)行通訊。為了同步主方、從方的操作，必須制定定時(shí)協(xié)議。定時(shí)，即事件出現(xiàn)在總線(xiàn)上的時(shí)序關(guān)系。同步定時(shí)異步定時(shí)

6.3.1總線(xiàn)定時(shí)同步定時(shí)同步定時(shí)，又稱(chēng)無(wú)應(yīng)答定時(shí)。事件出現(xiàn)在總線(xiàn)的時(shí)刻是由總線(xiàn)時(shí)鐘信號(hào)來(lái)確定，所有的事件都出現(xiàn)在時(shí)鐘信號(hào)的前沿，大多數(shù)事件只占據(jù)一個(gè)時(shí)鐘周期。6.3.1總線(xiàn)定時(shí)同步定時(shí)采用公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或者接受信息都由統(tǒng)一時(shí)鐘來(lái)規(guī)定，因此同步定時(shí)具有較高的數(shù)據(jù)傳輸頻率。但僅僅適合于總線(xiàn)長(zhǎng)度短，各功能模塊存取時(shí)間相差不大的情況。必須按最慢的設(shè)備定時(shí)。

6.3.1總線(xiàn)定時(shí)地址線(xiàn)

總線(xiàn)時(shí)鐘

讀命令

數(shù)據(jù)線(xiàn)

認(rèn)可線(xiàn)

同步時(shí)序啟動(dòng)信號(hào)

6.3.1總線(xiàn)定時(shí)異步定時(shí)異步定時(shí)，又稱(chēng)應(yīng)答定時(shí)，后一事件出現(xiàn)在總線(xiàn)上的時(shí)刻取決于前一事件的出現(xiàn)，建立在應(yīng)答和互鎖機(jī)制基礎(chǔ)上，不需公共時(shí)鐘信號(hào)；總線(xiàn)周期長(zhǎng)度可變，快、慢速設(shè)備可連到同一總線(xiàn)上。6.3.1總線(xiàn)定時(shí)BG

BS

BR

SACK

異步定時(shí)6.3.1總線(xiàn)定時(shí)當(dāng)代的總線(xiàn)標(biāo)準(zhǔn)大都能支持以下四類(lèi)模式的數(shù)據(jù)傳送：讀、寫(xiě)操作讀操作是由從方到主方的數(shù)據(jù)傳送；寫(xiě)操作是由主方到從方的數(shù)據(jù)傳送。塊傳送操作只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。?duì)于CPU(主方)、存儲(chǔ)器(從方)而言的塊傳送，常稱(chēng)為猝發(fā)式傳送，其塊長(zhǎng)一般固定