存儲器和存儲系統(tǒng)

存儲器和存儲系統(tǒng)第一頁，共六十一頁，2022年，8月28日2009.92/63主要內容5.1存儲器概念和分類

RAM的種類

ROM的種類

5.2RAM結構

存儲體外圍電路地址譯碼方式

5.38086系統(tǒng)的存儲器組織

8086CPU的存儲器接口8086CPU與存儲器系統(tǒng)的連接

第二頁，共六十一頁，2022年，8月28日2009.93/635-1半導體存儲器分類

第三頁，共六十一頁，2022年，8月28日2009.94/631．RAM的種類

(1)

雙極型RAM(2)

MOS型RAM

靜態(tài)RAM

動態(tài)RAM第四頁，共六十一頁，2022年，8月28日2009.95/631)．雙極型RAM存儲速度高對于射極耦合邏輯(ECL)電路，可達到10ns，對于肖特基(Schottky)TTL邏輯電路，可到達25ns。集成度與MOS相比較低；功耗大，成本高。以晶體管的觸發(fā)器作為基本存儲電路，故所用晶體管數目多。主要應用于速度要求較高的位片式微型機中。

第五頁，共六十一頁，2022年，8月28日2009.96/632)．MOSRAM(1)SRAM(靜態(tài)RAM)(2)DRAM(動態(tài)RAM)

第六頁，共六十一頁，2022年，8月28日2009.97/63(1)SRAM(靜態(tài)RAM)a．由6管構成的觸發(fā)器作為基本存儲電路，集成度介于雙極型和動態(tài)RAM之間。b．無需刷新，故可省去刷新電路，功耗比雙極型低，但比動態(tài)RAM高。c．可以用電池做后備電源，因而不需刷新邏輯電路(RAM中一個最大的問題就是：一旦RAM掉電，其存儲的信息便會丟失。這就要求當交流電源掉電時，能夠自動切換到一個用電池供電的低壓后備電源，以此來保持RAM中的信息)d．較高的集成度。第七頁，共六十一頁，2022年，8月28日2009.98/63(2)DRAM(動態(tài)RAM)

a．基本存儲電路由單管線路組成(靠電容存儲電荷)；

b．需要刷新電路，典型要求是每隔2毫秒刷新一遍;c．較高的集成度，比SRAM的集成度高；第八頁，共六十一頁，2022年，8月28日2009.99/63(3)NonVolatileRAM非易失性RAM或掉電自保護RAM，即NVRAM(NonVolatileRAM),這種RAM由SRAM加E2PROM共同構成，正常運行時和SRAM一樣，但是它在掉電時和電源有故障的瞬間，將SRAM的信息保存到E2PROM中，從而信息就不會丟失。

第九頁，共六十一頁，2022年，8月28日2009.910/632.只讀存儲器ROM掩膜ROM可編程的只讀存儲器PROM(ProgrammableROM)可擦除的EPROM(ErasablePROM)電可擦除的PROM快速擦寫存儲器FlashMemory第十頁，共六十一頁，2022年，8月28日2009.911/631).掩膜ROM是由生產過程中的一道掩膜工藝決定其中的信息，半導體廠家按照固定的線路制造的，一旦制造好后，其中的信息只能讀而不能改變。第十一頁，共六十一頁，2022年，8月28日2009.912/632).可編程的只讀存儲器PROM可以在特殊條件下編程的只讀存儲器。制造廠家生產的PROM在出廠時，各個單元都處于相同狀態(tài)，用戶根據需要在專用的設備上寫入自己需要的信息，但是只能寫一次。它適合小批量生產。它比掩膜ROM的集成度低，價格較貴。第十二頁，共六十一頁，2022年，8月28日2009.913/633)可擦除的EPROM可以根據需要重寫，同時也可以把寫上的內容擦去，且能改寫多次。寫的速度慢，還需要額外的條件，即在修改時，要將它從電路上取下來，并用紫外線制作的擦抹器照射20分鐘左右，使存儲器復原。即使要改寫其中已經寫入的一位，也必須把整個內容全部擦去。EPROM是目前應用較廣泛的一種ROM芯片。第十三頁，共六十一頁，2022年，8月28日2009.914/634).電可擦除的PROM簡稱為EEPROM或E2PROM(ElectricallyErasablePROM)：能以字節(jié)為單位擦除和改寫，且不需要把芯片拔下來插入編程器編程，在用戶系統(tǒng)中就可以直接操作。隨著技術的進步，E2PROM的擦寫速度不斷加快，可作為非易失性RAM使用。第十四頁，共六十一頁，2022年，8月28日2009.915/635)快速擦寫存儲器FlashMemory又稱快閃存儲器；可以整體電擦除；是完全非易失性半導體存儲器，可代替EEPROM。

第十五頁，共六十一頁，2022年，8月28日2009.916/63Flash

Memory閱讀材料Flash

Memory介紹

Flash

Memory的標準物理結構，稱之為基本位（cell），其特色為一般MOS的閘極（Gate）和信道的間隔為氧化層之絕緣（gate

oxide），而Flash

Memory在控制閘（Control

gate）與信道間卻多了一層物質，稱之為浮閘（floating

gate）。拜多了這層浮閘之賜，使得Flash

Memory可以完成三種基本操作模式，亦即讀（一個byte或word）、寫（一個byte或word）、抹除（一個或多個內存空間），就算在不提供電源給內存的環(huán)境下，也能透過此浮閘，來保存資料的完整性。

由于浮閘的物理特性與結構，使得當浮閘被注入負電子時，此一cell就由數字”1”被寫成”0”，相對的，當負電子從浮閘中移走后，此一cell就由數字”0”變成”1”，此過程稱之為抹除。目前產業(yè)界有許多將負電子注入浮閘或移除技術的探討，其中熱電子注入法（hot-electron

injection），是當源極（source）接地，控制閘的電壓大于汲極（Drain）的電壓時，浮閘與信道間氧化層的能量帶會變得很狹隘，因此在信道中的負電子會被加速自信道上跳到浮閘中，進而完成寫的動作。同樣的原理可以運用在抹除的功能上，當控制閘接地且source接至一個高壓時，浮閘上的負電子將會自浮閘中拉至source，進而完成抹除的動作。Flash

Memory就是透過這種負電子存放或移除于浮閘的原理，使得本身具有重復讀寫的特性。

Flash的種類：

根據內存晶體管設計架構之不同可分為Cell

Type以及Operation

Type兩種，Cell

Type又可分為Self-Aligned

Gate（Stack

Gate）以及Split

gate兩種，前者以Intel為代表，后者則被Toshiba、SST（硅碟）等廠商所采用；至于Operation

Type，依據功能別又可區(qū)分為Code

Flash（儲存程序代碼）以及Data

Flash（儲存一般資料），Code

Flash動作方式有NOR及DINOR兩種，而Data

Flash動作方式則有NAND及AND兩種，其中Code

Flash主要以NOR型為主，儲存系統(tǒng)程序代碼及小量資料，多半應用于PC、通訊行動電話、PDA、STB等產品上；而Data

Flash則是以NAND型為主，用于儲存大量資料，主要應用范圍包括DSC、MP3等所需要的各式規(guī)格的小型記憶卡。1、FLASH是某公司起的一個名字，代表的意思是快速讀寫的意思。而EEPROM是電可擦定的意思，FLASH

MEMORY也可叫EEPROM，亦可說FLASH

屬于EEPROM類的ROM。

2、FLASH

不能字節(jié)擦除，只能塊擦除。

3、有的FLASH

寫的電壓不是5V

是12V或14V

EEPROM

是5V讀寫--多年媳婦熬成婆Flash終于撐起半邊天第十六頁，共六十一頁，2022年，8月28日2009.917/633．選擇存儲器件的考慮因素易失性只讀性位容量功耗速度價格可靠性第十七頁，共六十一頁，2022年，8月28日2009.918/635-2RAM靜態(tài)RAM基本存儲電路單元(六管靜態(tài)存儲電路)靜態(tài)RAM的結構靜態(tài)RAM芯片實例動態(tài)RAM動態(tài)RAM的存儲單元(單管動態(tài)存儲電路)動態(tài)RAM實例幾種新型RAM第十八頁，共六十一頁，2022年，8月28日2009.919/631.靜態(tài)RAM基本存儲電路單元(六管靜態(tài)存儲電路)第十九頁，共六十一頁，2022年，8月28日2009.920/63SRAM六管基本存儲電路第二十頁，共六十一頁，2022年，8月28日2009.921/63靜態(tài)RAM的結構第二十一頁，共六十一頁，2022年，8月28日2009.922/63SRAM外圍電路地址譯碼電路：它能對由地址總線上送來的地址信息進行譯碼，譯碼輸出去選通(選中)指定的存儲單元。讀寫控制：它用以控制對被選中單元的讀／寫操作。第二十二頁，共六十一頁，2022年，8月28日2009.923/63SRAM外圍電路片選控制：微型機中的存儲器，一般都要使用一片以上的存儲器芯片來構成。不同的存儲地址區(qū)域，位于不同的芯片中。對于每一個芯片來說，只有當它的片選信號CS端輸入信號低電平時，此片所連的地址線才有效，才能對此片上的存儲單元進行讀或寫操作。集電極開路門或三態(tài)輸入輸出緩沖器：使被選中的芯片的輸出掛上數據總線，控制數據的輸入／輸出；當芯片未被選中時，使芯片的輸出脫離數據總線。浮動電源控制電路(便于節(jié)電)等其他輔助電路。第二十三頁，共六十一頁，2022年，8月28日2009.924/63SRAM芯片實例第二十四頁，共六十一頁，2022年，8月28日2009.925/63611661162K×8位有11根地址線(A0—A10)，7根用于行地址線輸入，4根用于列地址線輸入，每條列線控制8位。第二十五頁，共六十一頁，2022年，8月28日2009.926/636264掉電保護6264芯片還有一個CS2引腳，通常接+5v。當掉電時，電壓下降到小于或等于0.2v時，只需向該引腳提供2微安的電流。在Vcc=2v時，該RAM芯片便進入數據保護狀態(tài)。根據這一特點，在電源掉電檢測和切換電路的控制下，當檢測到電源電壓下降到小于芯片的最低工作電壓(CMOS電路為4.5v，非CMOS電路為4.75v)，將6264RAM切換到鎳鉻電池或鋰電池提供的備用電源供電，即可實現斷電后的長時間數據保護。第二十六頁，共六十一頁，2022年，8月28日2009.927/632.動態(tài)RAM第二十七頁，共六十一頁，2022年，8月28日2009.928/63動態(tài)RAM的存儲單元(單管動態(tài)存儲電路)

第二十八頁，共六十一頁，2022年，8月28日2009.929/63Intel2164A第二十九頁，共六十一頁，2022年，8月28日2009.930/63Intel2164A每一片的容量為64K×1位，每個地址單元僅一位數據，用片Intel2164A就可以構成64K字節(jié)的存儲器；地址線分為兩部分：行地址線和列地址線。芯片的地址引線只需8條，內部設有地址鎖存器，利用多路開關，由行地址線通信，將地址送到列地址鎖存器。這8條地址線也用于刷新(刷新時地址計數，實現一行一行的刷新)。第三十頁，共六十一頁，2022年，8月28日2009.931/63地址譯碼單譯碼結構n根地址線為一組，生成2n片選信號每個片選信號選擇一個存儲單元。第三十一頁，共六十一頁，2022年，8月28日2009.932/63雙譯碼（復合譯碼）結構雙譯碼（復合譯碼）結構n根地址線為兩組，X方向n1根，Y方向n2根（n1+n2=n)，分別生成2n1和2n2個片選信號。X和Y方向同時被選中的存儲單元才被選中。第三十二頁，共六十一頁，2022年，8月28日2009.933/63第三十三頁，共六十一頁，2022年，8月28日2009.934/634.8086與存儲器的連接第三十四頁，共六十一頁，2022年，8月28日2009.935/631).CPU與存儲器連接時應注意的問題CPU總線的帶負載能力存儲器的組織、地址分配與片選問題CPU的時序與存儲器的存取速度之間的配合第三十五頁，共六十一頁，2022年，8月28日2009.936/632).存儲器片選信號的產生方式和譯碼電路第三十六頁，共六十一頁，2022年，8月28日2009.937/63(1)片選信號的產生方式線選方式(線選法)

用某根高位地址直接作為片選信號線。線選擇方式的優(yōu)點是無需附加的譯碼電路，接線很簡單。但是每個存儲器芯片占據若干個存儲區(qū)域地址，也就是說芯片上的每個單元的地址號不是惟一的，而是有若干個地址，這是由于其它未用高位地址可以為任意值(即取0或取1)。第三十七頁，共六十一頁，2022年，8月28日2009.938/63(1)片選信號的產生方式局部譯碼選擇方式(部分譯碼法)又稱部分譯碼方式，只用部分高位地址線進行譯碼，來提供存儲器的片選信號。而另一些些高位地址不參加譯碼，在某些小型微機應用系統(tǒng)中，所需的存儲器容量不大，所配置的存儲區(qū)域只占CPU直接尋址區(qū)域的一部分，為了簡化譯碼電路，可以來用局部譯碼產生片選信號。局部譯碼選擇方式的可尋址區(qū)域比線選方式范圍大，而且可以節(jié)省譯碼器，但是還存在地址重疊現象。第三十八頁，共六十一頁，2022年，8月28日2009.939/63(1)片選信號的產生方式全局譯碼選擇方式(全譯碼法)指全部高位地址線都參加譯碼，采用這種譯碼選擇方式時，存儲器每一個芯片只對應一塊存儲區(qū)域，即每一個存儲器芯片上的單元只有惟一的地址號。采用全譯碼選擇存儲時，地址號不會重疊，所以不會浪費存儲空間，各芯片之間地址是連續(xù)的，可以方便的擴充存儲器，特別是當作為片選的譯碼器輸出端未用滿時。當擴充存儲器時，不必再另加譯碼電路，可以直接用這些剩余的譯碼輸出作為片選信號，為擴充存儲器帶來方使。第三十九頁，共六十一頁，2022年，8月28日2009.940/63(2)．存儲地址譯碼電路存儲器的譯碼電路可以用小規(guī)模集成的門電路組合而成。但當需要多個片選信號時，更多的是采用專用于譯碼的中規(guī)模集成電路，如74Lsl38三—八譯碼器，74LSl54四—十六譯碼器等。為解決軟件的保密性和提高使用的靈活性，目前也采用ROM、PAL、PLA、GAL作為可編程譯碼器。第四十頁，共六十一頁，2022年，8月28日2009.941/6374LS138第四十一頁，共六十一頁，2022年，8月28日2009.942/63采用Intel21141K×4位的芯片，構成一個4KBRAM系統(tǒng)Intel2114第四十二頁，共六十一頁，2022年，8月28日2009.943/63(1)計算出所需的芯片數由于每一片為1024x4位，故對于系統(tǒng)來說4KBRAM需要八片Intel2114

第四十三頁，共六十一頁，2022年，8月28日2009.944/63(2)構成數據總線所需的位數和系統(tǒng)所需的容量Intel2114共有10條地址線和4條數據線，為了滿足微處理器的數據總線為八位的要求，需要每兩塊芯片的數據端并聯(lián)以構成八位數據線;整個存儲區(qū)分為四頁，0000H—03FFH為第一頁，0400H—07FFH則為第二頁，0800H一0BFFH為第三頁，0CFFH—0FFFH為第四頁，因此CPU的A0—A9直接與存儲器的A0—A9相連，其他的地址選擇線采取別的方式與存儲器的片選CS相連。第四十四頁，共六十一頁，2022年，8月28日2009.945/63

(3)控制線，數據線，地址線的連接

因為CPU的地址和數據總線與存儲器及各種外部設備相連，只有在CPU發(fā)出的M/IO信號為高電平時，才能與存儲器交換信息。所以要求M/IO與地址信號一起組成片選信號控制存儲器的工作。通常存儲器只有一個讀／寫控制端，當它的輸入信號為低電平時，則存儲器實現寫操作；當它為高電平時，則實現讀操作。那么就可以用CPU的WR信號作為存儲器的WR的控制信號。CPU的數據線D0—D7分別與兩個存儲器的D0—D3對應相連，而Intel2114的片間數據線實行并聯(lián)。第四十五頁，共六十一頁，2022年，8月28日2009.946/631).線選方式在系統(tǒng)RAM為4K的情況下，為了區(qū)分不同的四組，可以用A10一A15中的任何一位來控制某一組的片選端，例如用A10來進行控制控制第一組的片選端，用A11來進行控制控制第二組的片選端，用A12來控制第三組的片選端，用A13來控制第四組的片選端，如圖所示。第四十六頁，共六十一頁，2022年，8月28日2009.947/63第四十七頁，共六十一頁，2022年，8月28日2009.948/63A0---A9作為片內尋址，A15、A14取00，則其地址分布如下表，若A15、A14取其他值，則其地址分布在其他的位置，地址重疊。第四十八頁，共六十一頁，2022年，8月28日2009.949/63采用線選控制方式時，不光出現了地址重疊的問題，而且如果用不同地址線作為片選控制，那么它們的地址分配的情況也是不同的，并且多組芯片地址不連續(xù)?？傊€選方式節(jié)省了譯碼電路，但是必須要注意它們的地址分布情況，以及各自的地址重疊區(qū)。所以，在連接地址線的時候，必須考慮存儲器的地址分布。第四十九頁，共六十一頁，2022年，8月28日2009.950/632).局部譯碼選擇方式第五十頁，共六十一頁，2022年，8月28日2009.951/63其中，A0--A9作為片內尋址，而A10-A11經過譯碼作為組選擇（其它高位地址線為0），則其地址分布為:

第一組：0000H一03FFH

第二組：0400H—07FFH

第三組：0800H—0BFFH

第四組：0C00H—0FFFH顯然，也可以用A10—A19中的任意兩條線組成譯碼器，作為組控制線。例如用A14，A15代替A10和A11，則它們的地址分布就變?yōu)椤＿@種用高位地址中的幾位經過譯碼作為片選控制，稱為局部譯碼選擇方式。第五十一頁，共六十一頁，2022年，8月28日2009.952/63全局譯碼選擇方式所謂全局譯碼選擇方式是指微處理器所有的地址線全部參與存儲器的地址選擇，如圖所示。第五十二頁，共六十一頁，2022年，8月2