計(jì)算機(jī)組成原理

《計(jì)算機(jī)組成原理》課程復(fù)習(xí)資料一、單項(xiàng)選擇題：1.當(dāng)前的計(jì)算機(jī)中，代碼形式是[]指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C.指令和數(shù)據(jù)都以二進(jìn)制形式存放D.指令和數(shù)據(jù)都以十進(jìn)制形式存放2.完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括[]A.運(yùn)算器、儲(chǔ)藏器、控制器C.主機(jī)和應(yīng)用程序

D.

B.

外面設(shè)備和主機(jī)配套的硬件設(shè)備和軟件系統(tǒng)3.

下

列

數(shù)

中

最

小

的

數(shù)

是[]A．（101001）2B．（52）8C．（2B）16D．（44）104.磁

盤存

儲(chǔ)器的

等待時(shí)

間通常是指[

]A.磁盤旋轉(zhuǎn)半周所需的時(shí)間

B.

磁盤轉(zhuǎn)

2/3

周所需時(shí)間C.磁盤轉(zhuǎn)

1/3

周所需時(shí)間

D.

磁盤轉(zhuǎn)一周所需時(shí)間5.CPU

包

含[

]A.運(yùn)算器C.運(yùn)算器、控制器和主儲(chǔ)藏器

B.

D.

控制器運(yùn)算器、控制器和

cache6.CPU

的

控

制

總

線

提

供[

]A.數(shù)據(jù)信號(hào)流

B.

所有儲(chǔ)藏器和

I/O

設(shè)備的時(shí)序信號(hào)及控制信號(hào)C.來(lái)自

I/O

設(shè)備和儲(chǔ)藏器的響應(yīng)信號(hào)

D.B

和C兩項(xiàng)7.目

前的

計(jì)算機(jī)中，

代碼

形式是[

]指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放C.指令和數(shù)據(jù)都以二進(jìn)制形式存放D.指令和數(shù)據(jù)都以十進(jìn)制形式存放8.

定

點(diǎn)

運(yùn)

算

器

用

來(lái)

進(jìn)

行[

]A.十進(jìn)制數(shù)加法運(yùn)算C.浮點(diǎn)數(shù)運(yùn)算

D.

B.

定點(diǎn)數(shù)運(yùn)算即進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算9.Pentium

微型計(jì)算機(jī)中乘除法部件位于以下（

）中。[

]A.CPU

B.接口

C.控制器D.專用芯片（）表示法主要用于表示浮點(diǎn)數(shù)中的階碼。[]A.原碼B.補(bǔ)碼C.反碼D.移碼因?yàn)镃PU內(nèi)部的操作速度較快，而CPU接見(jiàn)一次主存所花的時(shí)間較長(zhǎng)，所以機(jī)

器周期通常

用（）來(lái)規(guī)

定[

]A.主存中讀取一個(gè)指令字的最短時(shí)間

B.

主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間平均時(shí)間12.下面敘述的概念中（

D.

主存中取一個(gè)數(shù)據(jù)字的）是正確

的[

]A.總線必然要和接口相連C.通道能夠取代接口

D.

B.

接口必然要和總線相連總線一直由CPU控制和管理郵局把信件進(jìn)行自動(dòng)分揀，使用的計(jì)算機(jī)技術(shù)是[

]A.機(jī)器翻譯

B.自然語(yǔ)言理解

C.機(jī)器證明D.模式鑒識(shí)14.下[]

列

數(shù)

中

最

大

數(shù)

為A.（101001）2

B.（52）8

C.

（13）16

D.（101001）BCD15.同步控制是[]A.由一致時(shí)序信號(hào)控制的方式B.所有指令執(zhí)行時(shí)間都相同的方式C.只適用于CPU控制的方式D.只適用于外頭設(shè)備控制的方式采納DMA方式傳達(dá)數(shù)據(jù)時(shí)，每傳達(dá)一個(gè)數(shù)據(jù)就要用一個(gè)[]A.指令周期B.數(shù)據(jù)周期C.儲(chǔ)藏周期D.總線周期17.馮.諾依曼機(jī)工作方式的基本特點(diǎn)是[]A.多指令流單數(shù)據(jù)流B.按地址接見(jiàn)并序次執(zhí)行指令C.貨倉(cāng)操作D.儲(chǔ)藏器按內(nèi)容選擇地址某機(jī)字長(zhǎng)32位。此中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)為[]A.+(231-1)B.+(230-1)C.+(231+1)D.+(230+1)某SRAM芯片，其儲(chǔ)藏容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)量為[]A.64，16B.16，64C.64，8D.16，1620.以下相關(guān)運(yùn)算器的描述中正確的是[]A.只作算術(shù)運(yùn)算，不作邏輯運(yùn)算B.只作加法C.能臨時(shí)存放運(yùn)算結(jié)果D.以上答案都不對(duì)兩個(gè)n位數(shù)(包含1位符號(hào)位)相乘，乘積一般為2n-2位。一個(gè)采納原碼一位乘法實(shí)現(xiàn)這兩個(gè)數(shù)相乘的運(yùn)算器，其加法器的位數(shù)一般為[]A.2n位B.2n-2D.n+2位

位

C.n位一條指令從主存拿出到執(zhí)行完成所需的CPU周期最少[]A.一個(gè)B.二個(gè)C.三個(gè)D.四個(gè)23.DMA數(shù)據(jù)傳達(dá)控制的周期挪用方式主要適用的狀況是[]A.I/O設(shè)備周期大于內(nèi)存儲(chǔ)藏周期B.I/O設(shè)備周期小于內(nèi)存儲(chǔ)藏周期C.CPU工作周期比內(nèi)存儲(chǔ)藏周期長(zhǎng)得多D.CPU工作周期比內(nèi)存存儲(chǔ)周期小很多地址是內(nèi)儲(chǔ)藏器各儲(chǔ)藏單元的編號(hào)，現(xiàn)有一個(gè)32KB的儲(chǔ)藏器，用十六進(jìn)制表示編它的地址碼，則地址碼應(yīng)從0000H到（）H。[]A.32767B.8000C.7FFFD.8EEE為了便于實(shí)現(xiàn)多級(jí)中止，保存現(xiàn)場(chǎng)信息最有效的方法是采納[]A.通用存放器B.貨倉(cāng)C.儲(chǔ)藏器D.外存26.磁盤驅(qū)動(dòng)器向盤片磁層記錄時(shí)采納（）方式寫入。[

]A.并行

B.

串行

C.

并—串行

D.串—并行27.程序控制

類指令的功

能是[

]A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存于CPU之間的數(shù)據(jù)傳達(dá)C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳達(dá)D.改變程序執(zhí)行的序次28.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般經(jīng)過(guò)（）來(lái)實(shí)現(xiàn)。[

]A.原碼運(yùn)算的二進(jìn)制減法器

B.

補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器

D.

補(bǔ)碼運(yùn)算的二進(jìn)制加法器29.指令周期是指[]A.CPU從主存拿出一條指令的時(shí)間B.CPU執(zhí)行一條指令的時(shí)間C.CPU從主存拿出一條指令加上執(zhí)行這條指令的時(shí)間D.時(shí)鐘周期時(shí)間30.下述I/O控制方式中，（）主要由程序?qū)崿F(xiàn)。[]A.PPU（外頭辦理機(jī)）B.中止方式C.DMA方式D.通道方式二、填空題：1.CPU能直接接見(jiàn)______和______，但不能夠直接接見(jiàn)磁盤和光盤。中止辦理過(guò)程能夠嵌套進(jìn)行，______的設(shè)備能夠中止______的中止服務(wù)程序。在鏈?zhǔn)奖P問(wèn)、計(jì)數(shù)器準(zhǔn)時(shí)盤問(wèn)、獨(dú)立央求三種總線控制判優(yōu)方式中，響應(yīng)時(shí)間最快的是______方式；對(duì)電路故障最敏感的是______方式。一個(gè)定點(diǎn)數(shù)由______和數(shù)值位兩部分組成。依據(jù)小數(shù)點(diǎn)的地址不同樣，定點(diǎn)數(shù)有______和純整數(shù)兩種表示方法。5.DMA技術(shù)的出現(xiàn)使得外頭設(shè)備能夠經(jīng)過(guò)______直接接見(jiàn)______，與此同時(shí)，CPU能夠持續(xù)執(zhí)行程序。6.在計(jì)算機(jī)系統(tǒng)中依據(jù)總線所傳輸?shù)男畔?nèi)容的不同樣，總線可分為

______、______和______。任何種類計(jì)算機(jī)的總線都包含有這三種總線。若浮點(diǎn)數(shù)格式中階碼的基已經(jīng)確立，且尾數(shù)采納規(guī)格化表示法，則浮點(diǎn)數(shù)的表數(shù)范圍由______決定，而精度取決于______。計(jì)算機(jī)的主機(jī)是由______、______和控制器等部件組成。八位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是____________。計(jì)算機(jī)軟件一般分為兩大類：一類叫______，另一類叫______。操作系統(tǒng)屬于______類。一位十進(jìn)制數(shù)，用BCD碼表示需要______位二進(jìn)制碼，用ASCⅡ碼表示需要______位二進(jìn)制碼。在計(jì)算機(jī)中，將______和控制器合在一起稱為CPU，而將CPU和______合在一起稱為主機(jī)。計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件、軟件組成的多級(jí)層次構(gòu)造。它平時(shí)由微程序級(jí)、______、______、匯編語(yǔ)言級(jí)、高級(jí)語(yǔ)言級(jí)組成。在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外頭設(shè)備的管理，除了程序盤問(wèn)方式、程序中止方式外，還有______方式、______方式和、外頭辦理機(jī)方式。指令字長(zhǎng)度分為_(kāi)_____、______、雙字長(zhǎng)三種形式。通道是一個(gè)特別功能的______，它有自己的______特意負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。在機(jī)器碼______和______中，零的表示形式唯一。對(duì)儲(chǔ)藏器的要求是______，______，______，為認(rèn)識(shí)決這三個(gè)方面的矛盾。計(jì)算機(jī)采納多級(jí)儲(chǔ)藏器系統(tǒng)構(gòu)造。指令存放器的作用是______。在主存和CPU之間增添cache儲(chǔ)藏器的目的是______。虛構(gòu)儲(chǔ)藏器指的是______層次，它給用戶供給了一個(gè)比實(shí)質(zhì)______空間大的多虛構(gòu)地址空間。移碼表示法主要用于表示浮點(diǎn)數(shù)的______碼，以利于比較兩個(gè)指數(shù)的大小和進(jìn)行______操作。廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫儲(chǔ)藏器，它們共同的缺點(diǎn)是______。多個(gè)用戶共享主存時(shí)，系統(tǒng)應(yīng)供給儲(chǔ)藏保護(hù)。平時(shí)采納的方法是______保護(hù)和______保護(hù)，并用硬件來(lái)實(shí)現(xiàn)。形成指令尋址的方式，稱為指令尋址方式，有序次尋址和______尋址兩種，使用______來(lái)追蹤。26.當(dāng)采納______對(duì)設(shè)備進(jìn)行編址狀況下，不需要特意的I/O指令組。指令字長(zhǎng)度有______、______和雙字長(zhǎng)三種形式。28.計(jì)算機(jī)系統(tǒng)中，依據(jù)應(yīng)用條件和硬件資源不同樣，數(shù)據(jù)傳輸方式可采納______傳達(dá)、______傳達(dá)和復(fù)用傳達(dá)。29.微程序設(shè)計(jì)技術(shù)是利用______方法設(shè)計(jì)______的一門技術(shù)。30.中止辦理需要有中止優(yōu)先級(jí)仲裁、中止______產(chǎn)生，中止控制邏輯等硬件支持。三、名詞講解：1.計(jì)算機(jī)硬件2.指令的編碼格式3.刷新4.CPU周期5.微程序6.儲(chǔ)藏密度7.存取時(shí)間水平型微指令9.儲(chǔ)藏設(shè)備數(shù)據(jù)傳輸率10.計(jì)算機(jī)軟件11.指令系統(tǒng)數(shù)據(jù)通路13.垂直型微指令14.接口15.微指令格式同步通訊17.外頭設(shè)備18.計(jì)算機(jī)指令19.異步通訊20.指令的執(zhí)行方式21.指令周期22.時(shí)鐘周期23.儲(chǔ)藏周期微命令25.微操作26.微周期27.相容性微操作正邏輯微地址的形成方法四、簡(jiǎn)答題：在計(jì)算機(jī)中，CPU管理輸入輸出設(shè)備有幾種方式？各有何特色？2.DRAM儲(chǔ)藏器采納何種方式刷新？有哪幾種常用的刷新方式？3.指令和數(shù)據(jù)都以二進(jìn)制代碼存放在內(nèi)存中，CPU怎樣區(qū)分它們是指令仍是數(shù)據(jù)？4.CPU響應(yīng)中止應(yīng)具備哪些條件？計(jì)算機(jī)中為何采納二進(jìn)制數(shù)碼？主儲(chǔ)藏器的性能指標(biāo)主要有哪些？含義是什么？將十進(jìn)制數(shù)-0.276和47化成二進(jìn)制數(shù)，再寫出各自的原碼、補(bǔ)碼、反碼表示（符號(hào)位和數(shù)值位共8位）。二進(jìn)制數(shù)原碼補(bǔ)碼反碼-0.276：47：8.CPU中的主要存放器有哪些？各自有何作用？請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。已知x和y，用變形補(bǔ)碼計(jì)算x-y，同時(shí)指出運(yùn)算結(jié)果可否溢出。①x=+0.11011y=-0.11111②x=+0.10111y=+0.1101111.CPU構(gòu)造以下列圖，此中一個(gè)累加存放器AC，一個(gè)狀態(tài)條件存放器和其余四個(gè)存放器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳達(dá)方向。1）注明圖中四個(gè)存放器的名稱。（2）簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。說(shuō)明計(jì)數(shù)器準(zhǔn)時(shí)盤問(wèn)工作原理。五、計(jì)算說(shuō)明題：用補(bǔ)碼運(yùn)算方法計(jì)算X+Y=？并判斷結(jié)果可否溢出（采納雙符號(hào)位）。①X=0.1011Y=0.1100②X=-0.1011Y=0.1001現(xiàn)有以下儲(chǔ)藏器芯片是：4K×4的芯片4片，8K×8的芯片3片，要求擴(kuò)展為一個(gè)32K×8位的儲(chǔ)藏器，畫出該儲(chǔ)藏器的組成邏輯框圖。設(shè)X=-1101，Y=-0101，用補(bǔ)碼的兩位乘法求Z=X*Y。某計(jì)算機(jī)的儲(chǔ)藏系統(tǒng)由Cache、主存和用于虛構(gòu)儲(chǔ)藏的磁盤組成。CPU總是從Cache中獲取數(shù)據(jù)。若接見(jiàn)的字在Cache中，則存取它只要20ns，將所接見(jiàn)的字從主存裝入Cache需要60ns，而將它從磁盤裝入主存需要1200us。假設(shè)Cache的命中率為0.9，主存的命中率為0.6，計(jì)算該系統(tǒng)接見(jiàn)一個(gè)字的平均存取時(shí)間。不同樣進(jìn)制之間數(shù)據(jù)的變換計(jì)算。①(15.34)8變換為對(duì)應(yīng)的二進(jìn)制數(shù)、十六進(jìn)制數(shù)和十進(jìn)制數(shù)；要求用128K×16位的SRAM芯片設(shè)計(jì)512K×16位的儲(chǔ)藏器，SRAM芯片有兩個(gè)控制端：當(dāng)CS有效時(shí)該片選中。當(dāng)W/R=1時(shí)執(zhí)行讀操作，當(dāng)W/R=0時(shí)執(zhí)行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀儲(chǔ)藏器。試問(wèn)：（1）數(shù)據(jù)存放器多少位？（2）地址存放器多少位？（3）共需多少片EPROM?（2）畫出此儲(chǔ)藏器組成框圖。設(shè)有一個(gè)擁有20位地址和32位字長(zhǎng)的儲(chǔ)藏器。問(wèn)：（1）該儲(chǔ)藏器能儲(chǔ)藏多少個(gè)字節(jié)的信息？（2）若是用512k×8位的SRAM組成，需多少片？（3）需要多少位地址作芯片選擇？一個(gè)磁盤儲(chǔ)藏器共有6個(gè)盤片（12個(gè)儲(chǔ)藏面），每個(gè)面有4096個(gè)磁道，每個(gè)磁道256個(gè)扇區(qū)，每個(gè)扇區(qū)512個(gè)字節(jié)，磁盤轉(zhuǎn)速為每分鐘7200轉(zhuǎn)，定位時(shí)間（尋道時(shí)間）為8ms。求：（1）該磁盤儲(chǔ)藏器的儲(chǔ)藏容量；（2）磁盤儲(chǔ)藏器的尋址時(shí)間（包含定位時(shí)間和等待時(shí)間）；（3）在尋址完成后，磁盤儲(chǔ)藏器的有效數(shù)據(jù)傳輸率。9.某雙面磁盤，每面有220道，內(nèi)層磁道周長(zhǎng)為70cm，內(nèi)層位密度400位/cm，轉(zhuǎn)速3000轉(zhuǎn)/分。請(qǐng)計(jì)算：（1）磁盤儲(chǔ)藏容量是多少？（2）數(shù)據(jù)傳輸率是多少？已知X=+1011，Y=+1101，用補(bǔ)碼加減交替除法求X÷Y。11.設(shè)機(jī)器字長(zhǎng)為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。問(wèn)：（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？用16k×8位的SRAM芯片組成64K×16位的儲(chǔ)藏器，要求畫出該儲(chǔ)藏器的組成邏輯框圖?！队?jì)算機(jī)組成原理》課程復(fù)習(xí)參照答案一、單項(xiàng)選擇題：1.C2.D3.A4.A5.D6.D7.C8.B9.A10.D11.A12.B13.D14.B15.A16.C17.B18.A19.D20.D21.C22.B23.A24.C25.B26.B27.C28.D29.C30.B二、填空題：1.主儲(chǔ)藏器高速緩存（cache）2.優(yōu)先級(jí)高優(yōu)先級(jí)低3.獨(dú)立請(qǐng)求鏈?zhǔn)奖P問(wèn)4.符號(hào)位純小數(shù)5.DMA控制器內(nèi)存6.地址總線數(shù)據(jù)總線控制總線7.階碼尾數(shù)8.運(yùn)算器主儲(chǔ)藏器9.-1280111111110.系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件11.4712.運(yùn)算器儲(chǔ)藏器13.一般機(jī)器級(jí)操作系統(tǒng)級(jí)14.DMA通道15.單字長(zhǎng)半字長(zhǎng)16.辦理器指令和程序17.補(bǔ)碼移碼18.速度容量?jī)r(jià)格19.保存當(dāng)前正在執(zhí)行的指令20.解決CPU與內(nèi)存之間的速度般配問(wèn)題21.主存---外存主存22.階對(duì)階23.斷電后不能夠保存信息24.儲(chǔ)藏地域接見(jiàn)方式25.跳躍程序計(jì)數(shù)器26.一致編址法27.單字長(zhǎng)半字長(zhǎng)28.并行串行29.軟件操作控制器30.向量三、名詞講解：計(jì)算機(jī)硬件：是指組成一臺(tái)計(jì)算機(jī)的各種物理裝置,它們是由各種實(shí)實(shí)在在的器件組成的,是計(jì)算機(jī)進(jìn)行工作的物質(zhì)基礎(chǔ)。計(jì)算機(jī)的硬件由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、儲(chǔ)藏器和控制器五部分組成。指令的編碼格式：是指令中操作碼的長(zhǎng)度可否能夠變化而形成指令的方式。指令操作碼平時(shí)有兩種編碼格式：固定格式和可變格式。刷新：DRAM的儲(chǔ)藏單元是以電容中的電荷儲(chǔ)藏信息，它處于靜態(tài)時(shí)，電容中的信息將因電荷泄露而漸漸消逝。為了保持儲(chǔ)藏信息的不變，一定屢次對(duì)儲(chǔ)藏單元進(jìn)行充電，以恢還本來(lái)的內(nèi)容，這個(gè)過(guò)程稱為刷新。常用的刷新方法有集中式、分別式和異步式三種。4.CPU周期：也叫機(jī)器周期。是指CPU接見(jiàn)一次主存或輸入輸出端口所需要的時(shí)間。一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成。微程序：微指令的有序會(huì)集稱為微程序，一般一條機(jī)器指令的功能由對(duì)應(yīng)的一段微程序來(lái)實(shí)現(xiàn)。儲(chǔ)藏密度：是指單位長(zhǎng)度或單位面積上能儲(chǔ)藏的二進(jìn)制信息量。存取時(shí)間：又稱儲(chǔ)藏器接見(jiàn)時(shí)間，是指啟動(dòng)一次儲(chǔ)藏器操作到完成該操作所需的時(shí)間。詳盡地說(shuō)，存取時(shí)間從儲(chǔ)藏器收到有效地址開(kāi)始，經(jīng)過(guò)譯碼、驅(qū)動(dòng)，直到將被接見(jiàn)的儲(chǔ)藏單元的內(nèi)容讀出或?qū)懭霝橹埂Ｋ叫臀⒅噶睿阂淮文芏x并執(zhí)行多個(gè)操作微命令的微指令，稱為水平型微指令。水平型微指令由控制字段、鑒識(shí)測(cè)試字段和下地址字段三部分組成。儲(chǔ)藏設(shè)備數(shù)據(jù)傳輸率：儲(chǔ)藏設(shè)備在單位時(shí)間內(nèi)向主機(jī)傳達(dá)數(shù)據(jù)的二進(jìn)制位數(shù)或字節(jié)數(shù)稱為數(shù)據(jù)傳輸率。數(shù)據(jù)傳輸率（Dr）與儲(chǔ)藏設(shè)備的構(gòu)造及主機(jī)接口邏輯有著親密的關(guān)系，與記錄密度D和記錄介質(zhì)的運(yùn)動(dòng)速度V成正比。10.計(jì)算機(jī)軟件：是指在計(jì)算機(jī)硬件上運(yùn)轉(zhuǎn)的各種程序以及相關(guān)的文檔資料，比方操作系統(tǒng)、匯編程序、編譯程序、診斷程序、數(shù)據(jù)庫(kù)管理系統(tǒng)、專用軟件包、各種保護(hù)使用手冊(cè)、程序流程圖和說(shuō)明等。軟件分為系統(tǒng)軟件和應(yīng)用軟件兩大類。指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)上所有指令的會(huì)集，也稱計(jì)算機(jī)的指令集。指令系統(tǒng)包含指令格式、尋址方式和數(shù)據(jù)形式。一臺(tái)計(jì)算機(jī)的指令系統(tǒng)反響了該計(jì)算機(jī)的所有功能。數(shù)據(jù)通路：CPU完成某一特定的功能時(shí)，相關(guān)信息要在各存放器之間流動(dòng)，各存放器之間所以次信息流動(dòng)而形成的通路稱為數(shù)據(jù)通路。垂直型微指令：微指令中設(shè)置微操作碼字段，采納微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為垂直型微指令。垂直型微指令的特色是不重申實(shí)現(xiàn)微指令的并行辦理功能，平時(shí)一條微指令只要?jiǎng)?wù)實(shí)現(xiàn)一、二種控制。接口：是計(jì)算機(jī)系統(tǒng)總線與外頭設(shè)備之間的一個(gè)邏輯部件，它的基本功能有兩點(diǎn)：一是為信息傳輸操作選擇外頭設(shè)備；二是在選定的外頭設(shè)備和主機(jī)之間交換信息，保證外頭設(shè)備用計(jì)算機(jī)系統(tǒng)特點(diǎn)所要求的形式發(fā)送或接收信息。微指令格式：是指因?yàn)榫幾g微操作碼時(shí)采納不同樣的方法而形成的不同樣格式的微指令的方式，微指令格式有水平型微指令和垂直型微指令兩種。16.同步通訊：總線上的部件經(jīng)過(guò)總線進(jìn)行信息傳達(dá)時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步，這類方式稱為同步通訊。這個(gè)公共的時(shí)鐘信號(hào)能夠由總線控制部件發(fā)送到每一個(gè)部件或設(shè)備，也能夠每個(gè)部件有自己的時(shí)鐘發(fā)生器，但是，它們都一定由CPU發(fā)出的時(shí)鐘信號(hào)進(jìn)行同步。17.外頭設(shè)備：稱外面設(shè)備，外頭設(shè)備是有對(duì)于計(jì)算機(jī)主機(jī)來(lái)說(shuō)的，凡在計(jì)算機(jī)主機(jī)處理數(shù)據(jù)前后，把數(shù)據(jù)輸入計(jì)算機(jī)主機(jī)、對(duì)數(shù)據(jù)進(jìn)行加工辦理及輸出辦理結(jié)果的設(shè)備都稱為外頭設(shè)備，而無(wú)論它們可否受中央辦理器的直接控制。計(jì)算機(jī)指令：是指揮計(jì)算機(jī)怎樣工作的命令，它平時(shí)由一串二進(jìn)制數(shù)碼組成，即由操作碼和地址碼兩部分組成。操作碼規(guī)定了操作的種類，即進(jìn)行什么樣的操作；地址碼規(guī)定了要操作的數(shù)據(jù)以及操作結(jié)果存放的地址。異步通訊：利用數(shù)據(jù)發(fā)送部件和數(shù)據(jù)接收部件之間的應(yīng)答信號(hào)來(lái)實(shí)現(xiàn)總線數(shù)據(jù)傳達(dá)的方式稱為異步通訊。在異步通訊方式下，同意總線上的各部件有各自的時(shí)鐘，部件之間的通訊不依靠公共的時(shí)間標(biāo)準(zhǔn)，而是利用應(yīng)答方式的信號(hào)來(lái)實(shí)現(xiàn)。指令的執(zhí)行方式：是指令按何種方式執(zhí)行，指令的執(zhí)行方式主要有序次執(zhí)行方式、重疊執(zhí)行方式、流水線方式。指令周期：是執(zhí)行一條指令所需要的時(shí)間。也就是從取指令開(kāi)始到執(zhí)行完這條指令為止的所有時(shí)間。一個(gè)指令周期由若干個(gè)機(jī)器周期組成。22.時(shí)鐘周期：是CPU辦理操作的最小時(shí)間單位，也叫T周期、T狀態(tài)。儲(chǔ)藏周期：又稱訪內(nèi)周期，是指連續(xù)啟動(dòng)兩次獨(dú)立的儲(chǔ)藏器操作所需間隔的最小時(shí)間。它是權(quán)衡主儲(chǔ)藏器工作性能的重要指標(biāo)。微命令：是指組成一條指令所對(duì)應(yīng)的各種基本命令，它是組成控制信號(hào)序列的最小單位，微命令平時(shí)是指那些能直接作用于某部件控制門的命令。微操作：微命令所對(duì)應(yīng)的操作稱為微操作，微操作可分為相容性微操作和相斥性微操作兩種。微周期：一條微指令從控制儲(chǔ)藏器讀取到相應(yīng)的一步操作完成所需的時(shí)間稱為一個(gè)微周期。相容性微操作：是指在同一個(gè)CPU周期內(nèi)能夠并行執(zhí)行的一組微操作。28.正邏輯：是把邏輯電路中電平的高低和邏輯變量值0、1聯(lián)系起來(lái)的一種觀點(diǎn)。指定邏輯電路中高電平為“1”，低電平為“0”，稱為正邏輯。微地址的形成方法：是指控制微指令執(zhí)行的序次問(wèn)題，即怎樣確立下一條微指令的地址。平時(shí)產(chǎn)生后續(xù)地址有計(jì)數(shù)器方式、增量方式與判斷方式結(jié)合、多路轉(zhuǎn)移方式三種。四、簡(jiǎn)答題：解：CPU管理外頭設(shè)備的五種方式及其特色：（1）程序盤問(wèn)方式：CPU的操作和外頭設(shè)備的操作能夠同步，并且硬件構(gòu)造比較簡(jiǎn)單；（2）程序中止方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立刻進(jìn)行，節(jié)約了CPU的時(shí)間，但硬件構(gòu)造相對(duì)復(fù)雜一些。（3）直接內(nèi)存接見(jiàn)（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存接見(jiàn)時(shí)間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大量交換數(shù)據(jù)的場(chǎng)合。（4）通道方式：能夠?qū)崿F(xiàn)對(duì)外設(shè)的一致管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳達(dá)，大大提升了CPU的工作效率。（5）外頭辦理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更湊近一般辦理機(jī)。2.答：DRAM采納讀出方式進(jìn)行刷新。因?yàn)樽x出過(guò)程中恢復(fù)了儲(chǔ)藏單元的MOS柵極電容電荷，并保持原單元的內(nèi)容，所以讀出過(guò)程就是重生過(guò)程。常用的刷新方式由三種：集中式、分別式、異步式。解：從時(shí)間上講，取指令事件發(fā)生在“取指周期”；取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令存放器）；從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器（通用存放器）。解：應(yīng)具備：（1）在CPU內(nèi)部設(shè)置的中止同意觸發(fā)器一定是開(kāi)放的。（2）外設(shè)有中止央求時(shí)，中止央求觸發(fā)器一定處于“1”狀態(tài)，保持中止央求信號(hào)。（3）外設(shè)（接口）中止同意觸發(fā)器一定為“1”，這樣才能把外設(shè)中止央求送至CPU。（4）當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中止。5.答：這是由計(jì)算機(jī)電路所采納的器件決定的。計(jì)算機(jī)中采納了擁有兩個(gè)穩(wěn)態(tài)的二值電路，用二值電路只好代表兩個(gè)數(shù)碼：0和1。比方，采納正邏輯表示，是以低電位表示數(shù)碼“0”，高電位表示數(shù)碼“1”；負(fù)邏輯表示，則以高電位表示數(shù)碼“0”，低電位表示數(shù)碼“1”。在計(jì)算機(jī)中采納二進(jìn)制，擁有運(yùn)算規(guī)則簡(jiǎn)單，物理上實(shí)現(xiàn)方便，成本便宜，數(shù)碼“1”和“0”正好與邏輯命題中的兩個(gè)值“True”、“False”相對(duì)應(yīng)，為計(jì)算機(jī)中實(shí)現(xiàn)邏輯運(yùn)算和程序中的邏輯判斷供給了便利條件等長(zhǎng)處。6.答：主儲(chǔ)藏器的性能指標(biāo)主若是儲(chǔ)藏容量、存取時(shí)間、儲(chǔ)藏周期靠譜性和性能價(jià)格比。在一個(gè)儲(chǔ)藏器中能夠容納的儲(chǔ)藏單元總數(shù)平時(shí)稱為該儲(chǔ)藏器的儲(chǔ)藏容量。存取時(shí)間又稱儲(chǔ)藏接見(jiàn)時(shí)間，是指從啟動(dòng)一次儲(chǔ)藏器操作到完成該操作所經(jīng)歷的時(shí)間。儲(chǔ)藏周期是指連續(xù)兩次獨(dú)立的儲(chǔ)藏器操作（如連續(xù)兩次讀操作）所需間隔的最小時(shí)間?？孔V性是指在規(guī)定的時(shí)間內(nèi)，儲(chǔ)藏器無(wú)故障工作的時(shí)間。平時(shí)用平均無(wú)故障時(shí)間MTBF來(lái)權(quán)衡。性能與價(jià)格的比值是權(quán)衡儲(chǔ)藏器經(jīng)濟(jì)性能利害的綜合性指標(biāo)。7.答案：二進(jìn)制數(shù)原碼補(bǔ)碼反碼-0.276：0.010001110100011110111011101110047：0101111010111101011110101111答：CPU主要有以下存放器：（1）指令存放器（IR）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。（2）程序計(jì)數(shù)器（PC）：用來(lái)確立下一條指令的地址。（3）地址存放器（AR）：用來(lái)保存當(dāng)前CPU所接見(jiàn)的內(nèi)存單元的地址。（4）緩沖存放器（DR）：<1>作為CPU和內(nèi)存、外面設(shè)備之間信息傳達(dá)的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外頭設(shè)備之間在操作速度上的差別。<3>在單累加器構(gòu)造的運(yùn)算器中，緩沖存放器還可兼作為操作數(shù)存放器。（5）通用存放器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行所有算術(shù)和邏輯運(yùn)算時(shí)，為ALU供給一個(gè)工作區(qū)。（6）狀態(tài)條件存放器：保存由算術(shù)指令和邏輯指令運(yùn)轉(zhuǎn)或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此以外，還保存中止和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能實(shí)時(shí)認(rèn)識(shí)機(jī)器運(yùn)轉(zhuǎn)狀態(tài)和程序運(yùn)轉(zhuǎn)狀態(tài)。解：指令周期是指拿出并執(zhí)行一條指令的時(shí)間，指令周期經(jīng)常用若干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱為節(jié)拍脈沖或T周期）。10.解：（1）[x]補(bǔ)=00.11011+[-y]補(bǔ)=00.11111[x-y]補(bǔ)=01.11010兩位符號(hào)位不同樣，產(chǎn)生溢出。（2）[x]補(bǔ)=00.10111[-y]補(bǔ)=11.00101[x-y]補(bǔ)=11.11100所以x-y=-0.00100答：（1）a為數(shù)據(jù)緩沖存放器DR，b為指令存放器IR，c為主存地址存放器AR，d為程序計(jì)數(shù)器PC；（2）PC→AR→主存→緩沖存放器DR→指令存放器IR→操作控制器。答：計(jì)數(shù)器準(zhǔn)時(shí)盤問(wèn)工作原理：總線上任一設(shè)備要求使用總線時(shí)，經(jīng)過(guò)“總線央求”（BR）線發(fā)出總線央求信號(hào)，總線控制器接到央求信號(hào)后，在“總線忙”（BS）為復(fù)位的狀況下，讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值經(jīng)過(guò)一組地址線發(fā)至各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址鑒識(shí)電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與央求總線的設(shè)備地址一致時(shí)，該設(shè)備把“總線忙”（BS）置位，獲取了總線控制權(quán)。此時(shí)，停止計(jì)數(shù)盤問(wèn)。五、計(jì)算說(shuō)明題：1.答：（1）X=0.1011Y=0.1100（2）X=0.1011Y=0.1001∵[X]補(bǔ)=001011,[Y]補(bǔ)=001100∵[X]補(bǔ)=110101[Y]補(bǔ)=001001001011110101+001100+001001010111111110有溢出不溢出答：擴(kuò)展32K×8位的儲(chǔ)藏器需15條地址線（A0～A14），8條數(shù)據(jù)線（D0～D7）。4片4K×4的儲(chǔ)藏器芯片組成8K×8的儲(chǔ)藏器，每?jī)善瑸橐唤M，每組4K×8位；3片8K×8的儲(chǔ)藏器芯片組成24K×8的儲(chǔ)藏器，每片一組。邏輯框圖以以下列圖所示。解：[X]補(bǔ)=11.0011，[-X]補(bǔ)=00.1101，[Y]補(bǔ)=11.1011，采納2位符號(hào)位，[X*Y]補(bǔ)的補(bǔ)碼兩位乘法運(yùn)算過(guò)程以下：最后一步組合值為0，應(yīng)加0，沒(méi)有在運(yùn)算步驟中列出，也不用移位，故運(yùn)算結(jié)果為：Z=X*Y=+10000014.解：平均存取時(shí)間=20ns*0.9+（20ns+60ns）*0.6*0.1+（20ns+60ns+1200us）*0