JTAG各類接口針腳定義及含義

JTAG各類接口針腳定義及含義JTAG（JointTestActionGroup；聯(lián)合測(cè)試工作組）是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE1149.1兼容），主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO,分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。JTAG最初是用來(lái)對(duì)芯片進(jìn)行接口編輯JTAG最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的，JTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP（TestAccessPort；測(cè)試訪問(wèn)口）通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。如今，JTAG接口還常用于實(shí)現(xiàn)ISP（In-SystemProgrammer，在系統(tǒng)編程），對(duì)FLASH等器件進(jìn)行編程。JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程然后再裝到板上，簡(jiǎn)化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對(duì)DSP芯片內(nèi)部的所有部件進(jìn)行編程。JTAG引腳定義具有JTAG口的芯片都有如下JTAG引腳定義：TCK——測(cè)試時(shí)鐘輸入；TDI——測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過(guò)TDI輸入JTAG口；TDO——測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò)TDO從JTAG口輸出；TMS——測(cè)試模式選擇，TMS用來(lái)設(shè)置JTAG口處于某種特定的測(cè)試模式?？蛇x引腳TRST――測(cè)試復(fù)位，輸入引腳，低電平有效。含有JTAG口的芯片種類較多，如CPU、DSP、CPLD等。JTAG內(nèi)部有一個(gè)狀態(tài)機(jī)，稱為TAP控制器。TAP控制器的狀態(tài)機(jī)通過(guò)TCK和TMS進(jìn)行狀態(tài)的改變，實(shí)現(xiàn)數(shù)據(jù)和指令的輸入。JTAG芯片的邊界掃描寄存器JTAG標(biāo)準(zhǔn)定義了一個(gè)串行的移位寄存器。寄存器的每一個(gè)單元分配給IC芯片的相應(yīng)引腳，每一個(gè)獨(dú)立的單元稱為BSC(Boundary-ScanCell)邊界掃描單元。這個(gè)串聯(lián)的BSC在IC內(nèi)部構(gòu)成JTAG回路，所有的BSR(Boundary-ScanRegister)邊界掃描寄存器通過(guò)JTAG測(cè)試激活，平時(shí)這些引腳保持正常的IC功能。JTAG在線寫Flash的硬件電路設(shè)計(jì)JTAG在線寫Flash的硬件電路設(shè)計(jì)和與PC的連接方式以含JTAG接口的StrongARMSA1110為例，F(xiàn)lash為Intel28F128J3216MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過(guò)程序?qū)?duì)JTAG口的控制指令和目標(biāo)代碼從PC的并口寫入JTAG的BSR中。在設(shè)計(jì)PCB時(shí),必須將SA1110的數(shù)據(jù)線和地址線及控制線與Flash的地線、數(shù)據(jù)線和控制線相連。因SA1110的數(shù)據(jù)線、地址線及控制線的引腳上都有其相應(yīng)BSC，只要用JTAG指令將數(shù)據(jù)、地址及控制信號(hào)送到其BSC中，就可通過(guò)BSC對(duì)應(yīng)的引腳將信號(hào)送給Flash，實(shí)現(xiàn)對(duì)Flash的操作。JTAG的系統(tǒng)板設(shè)計(jì)和連線關(guān)系如圖3所示。使用TAP狀態(tài)機(jī)的指令實(shí)行對(duì)Flash的操作通過(guò)TCK、TMS的設(shè)置，可將JTAG設(shè)置為接收指令或數(shù)據(jù)狀態(tài)。JTAG常用指令如下：SAMPLE/PRELOAD——用此指令采樣BSC內(nèi)容或?qū)?shù)據(jù)寫入BSC單元；EXTEST——當(dāng)執(zhí)行此指令時(shí)，BSC的內(nèi)容通過(guò)引腳送到其連接的相應(yīng)芯片的引腳，我們就是通過(guò)這種指令實(shí)現(xiàn)在線寫Flash的；BYPASS——此指令將一個(gè)一位寄存器置于BSC的移位回路中，即僅有一個(gè)一位寄存器處于TDI和TDO之間。在PCB電路設(shè)計(jì)好后，即可用程序先將對(duì)JTAG的控制指令，通過(guò)TDI送入JTAG控制器的指令寄存器中。再通過(guò)TDI將要寫Flash的地址、數(shù)據(jù)及控制線信號(hào)入BSR中，并將數(shù)據(jù)鎖存到BSC中，用EXTEST指令通過(guò)BSC將寫入Flash。軟件編程在線寫Flash的程序用TurboC編寫。程序使用PC的并行口，將程序通過(guò)含有JTAG的芯片寫入Flash芯片。程序先對(duì)PC的并口初始化，對(duì)JTAG口復(fù)位和測(cè)試，并讀Flash,判斷是否加鎖。如加鎖，必須先解鎖，方可進(jìn)行操作。寫Flash之前，必須對(duì)其先擦除。將JTAG芯片設(shè)置在EXTEST模式，通過(guò)PC的并口，將目標(biāo)文件通過(guò)JTAG寫入Flash，并在燒寫完成后進(jìn)行校驗(yàn)。程序主流程如圖4所示。通過(guò)JTAG的讀芯片ID子程序如下：voidid_command(void){putp(l,O,IP);//Run-Test/Idle;使JTAG復(fù)位putp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,1,IP);putp(l,l,IP);//選擇指令寄存器putp(l,0,IP);//捕獲指令寄存器putp(l,0,IP);//移位指令寄存器putp(0,0,IP);//SA1110JTAG口指令長(zhǎng)度5位，IDC0DE為01100putp(1,0,IP);putp(1,0,IP);putp(0,0,IP);putp(0,0,IP);putp(0,1,IP);//退出指令寄存器putp(1,1,IP);//更新指令寄存器，執(zhí)行指令寄存器中的指令putp(1,0,IP)；//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idleputp(1,1,IP);putp(1,0,IP);if(check_id(SA1110ID))error_out("failedtoreaddeviceIDfortheSA-1110");putp(l,l,IP);//退出數(shù)據(jù)寄存器putp(l,l,IP);//更新數(shù)據(jù)寄存器putp(l,O,IP);//Run-Test/Idle,使JTAG復(fù)位putp(1,0,IP);//Run-Test/Idleputp(1,0,IP);//Run-Test/Idle}電路設(shè)計(jì)和編程中的注意事項(xiàng)Flash芯片的WE、CE、OE等控制線必須與SA111O的BSR相連。只有這樣，才能通過(guò)BSR控制Flash的相應(yīng)引腳。JTAG口與PC并口的連接線要盡量短，原則上不大于15cm。Flash在擦寫和編程時(shí)所需的工作電流較大，在選用系統(tǒng)的供電芯片時(shí)，必須加以考慮。為提高對(duì)Flash的編程速度，盡量使TCK不低于6MHz，可編寫燒寫Flash程序時(shí)實(shí)現(xiàn)。說(shuō)明編輯通常所說(shuō)的JTAG大致分兩類，一類用于測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問(wèn)題；一類用于Debug，一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。一個(gè)含有JTAGDebug接口模塊的CPU，只要時(shí)鐘正常，就可以通過(guò)JTAG接口訪問(wèn)CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC(比如4510B，44Box，AT91M系列)內(nèi)置模塊的寄存器，象UART,Timers，GPIO等等的寄存器。上面說(shuō)的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實(shí)現(xiàn)的功能則由具體的軟件決定。例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOCDataSheet的寄存器說(shuō)明，設(shè)置RAM的基地址，總線寬度，訪問(wèn)速度等等。有的SOC則還需要Remap，才能正常工作。運(yùn)行Firmware時(shí)，這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口，相關(guān)的寄存器可能還處在上電值，甚至是錯(cuò)誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設(shè)置RAM。在ADW中，可以在Console窗口通過(guò)Let命令設(shè)置，在AXD中可以在Console窗口通過(guò)Set命令設(shè)置。定義編輯JTAG（JointTestActionGroup，聯(lián)合測(cè)試行動(dòng)小組）是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試，JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路TAP（TestAccessPort，測(cè)試訪問(wèn)口），通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。如今大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測(cè)試模式選擇、測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。如今JTAG接口的連接有兩種標(biāo)準(zhǔn)，即14針接口和20針接口，其定義分別如下所示。14針JTAG接口1、13VCC接電源2、4、6、8、10、14 GND接地3nTRST測(cè)試系統(tǒng)復(fù)位信號(hào)5TDI測(cè)試數(shù)據(jù)串行輸入7TMS測(cè)試模式選擇9TCK測(cè)試時(shí)鐘11TDO測(cè)試數(shù)據(jù)串行輸出12NC未連接20針JTAG接口VTref目標(biāo)板參考電壓，接電源VCC接電源nTRST測(cè)試系統(tǒng)復(fù)位信號(hào)4、6、8、10、12、14、16、18、20GND接地5TDI 測(cè)試數(shù)據(jù)串行輸入7TMS 測(cè)試模式選擇9TCK 測(cè)試時(shí)鐘11RTCK 測(cè)試時(shí)鐘返回信號(hào)13TDO 測(cè)試數(shù)據(jù)串行輸出15nRESET目標(biāo)系統(tǒng)復(fù)位信號(hào)17、19NC未連接10針JTAG接口仿真器端口AVR端口備注TCKTCKNCNCTDOTDOVtrefVCCTMSTMSnSRSTRESETNC/VsupplyNC/VCCJTAGICE仿真器：VCC；JTAGICEmkII仿真器：NCnTRSTNCATMEL尚且保留該端口，如今暫不使用它，未來(lái)可能會(huì)使用TDITDIGNDGND測(cè)試的，JTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP（TestAccessPort；測(cè)試訪問(wèn)口）通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。如今，JTAG接口還常用于實(shí)現(xiàn)ISP（In-SystemProgrammer,在系統(tǒng)編程），對(duì)FLASH等器件進(jìn)行編程。JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程然后再裝到板上，簡(jiǎn)化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。JTAG接口可對(duì)DSP芯片內(nèi)部的所有部件進(jìn)行編程。JTAG引腳定義具有JTAG口的芯片都有如下JTAG引腳定義：TCK——測(cè)試時(shí)鐘輸入；TDI——測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過(guò)TDI輸入JTAG口；TDO——測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò)TDO從JTAG口輸出；TMS——測(cè)試模式選擇，TMS用來(lái)設(shè)置JTAG口處于某種特定的測(cè)試模式。可選引腳TRST――測(cè)試復(fù)位，輸入引腳，低電平有效。含有JTAG口的芯片種類較多，如CPU、DSP、CPLD等。JTAG內(nèi)部有一個(gè)狀態(tài)機(jī)，稱為TAP控制器。TAP控制器的狀態(tài)機(jī)通過(guò)TCK和TMS進(jìn)行狀態(tài)的改變，實(shí)現(xiàn)數(shù)據(jù)和指令的輸入。JTAG芯片的邊界掃描寄存器JTAG標(biāo)準(zhǔn)定義了一個(gè)串行的移位寄存器。寄存器的每一個(gè)單元分配給IC芯片的相應(yīng)引腳，每一個(gè)獨(dú)立的單元稱為BSC(Boundary-ScanCell)邊界掃描單元。這個(gè)串聯(lián)的BSC在IC內(nèi)部構(gòu)成JTAG回路，所有的BSR(Boundary-ScanRegister)邊界掃描寄存器通過(guò)JTAG測(cè)試激活，平時(shí)這些引腳保持正常的IC功能。JTAG在線寫Flash的硬件電路設(shè)計(jì)JTAG在線寫Flash的硬件電路設(shè)計(jì)和與PC的連接方式以含JTAG接口的StrongARMSA1110為例，F(xiàn)lash為Intel28F128J3216MB容量。SA1110的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線上，通過(guò)程序?qū)?duì)JTAG口的控制指令和目標(biāo)代碼從PC的并口寫入JTAG的BSR中。在設(shè)計(jì)PCB時(shí),必須將SA1110的數(shù)據(jù)線和地址線及控制線與Flash的地線、數(shù)據(jù)線和控制線相連。因SA1110的數(shù)據(jù)線、地址線及控制線的引腳上都有其相應(yīng)BSC，只要用JTAG指令將數(shù)據(jù)、地址及控制信號(hào)送到其BSC中，就可通過(guò)BSC對(duì)應(yīng)的引腳將信號(hào)送給Flash，實(shí)現(xiàn)對(duì)Flash的操作。JTAG的系統(tǒng)板設(shè)計(jì)和連線關(guān)系如圖3所示。

使用TAP狀態(tài)機(jī)的指令實(shí)行對(duì)Flash的操作通過(guò)TCK、TMS的設(shè)置，可將JTAG設(shè)置為接收指令或數(shù)據(jù)狀態(tài)。JTAG常用指令如下：SAMPLE/PRELOAD——用此指令采樣BSC內(nèi)容或?qū)?shù)據(jù)寫入BSC單元；EXTEST——當(dāng)執(zhí)行此指令時(shí)，BSC的內(nèi)容通過(guò)引腳送到其連接的相應(yīng)芯片的引腳，我們就是通過(guò)這種指令實(shí)現(xiàn)在線寫Flash的；BYPASS——此指令將一個(gè)一位寄存器置于BSC的移位回路中，即僅有一個(gè)一位寄存器處于TDI和TDO之間。在PCB電路設(shè)計(jì)好后，即可用程序先將對(duì)JTAG的控制指令，通過(guò)TDI送入JTAG控制器的指令寄存器中。再通過(guò)TDI將要寫Flash的地址、數(shù)據(jù)及控制線信號(hào)入BSR中，并將數(shù)據(jù)鎖存到BSC中，用EXTEST指令通過(guò)BSC將寫入Flash。軟件編程在線寫Flash的程序用TurboC編寫。程序使用PC的并行口，將程序通過(guò)含有JTAG的芯片寫入Flash芯片。程序先對(duì)PC的并口初始化，對(duì)JTAG口復(fù)位和測(cè)試，并讀Flash,判斷是否加鎖。如加鎖，必須先解鎖，方可進(jìn)行操作。寫Flash之前，必須對(duì)其先擦除。將JTAG芯片設(shè)置在EXTEST模式，通過(guò)PC的并口，將目標(biāo)文件通過(guò)JTAG寫入Flash，并在燒寫完成后進(jìn)行校驗(yàn)。程序主流程如圖4所示。通過(guò)JTAG的讀芯片ID子程序如下：121234567891011{putp(l,O,IP);//Run-Test/Idle;使JTAG復(fù)位putp(l,O,IP);//Run-Test/Idleputp(l,O,IP);//Run-Test/Idleputp(l,O,IP);//Run-Test/Idleputp(l,l,IP);putp(l,l,IP);//選擇指令寄存器putp(l,O,IP);//捕獲指令寄存器putp(l,O,IP);//移位指令寄存器putp(0,0,IP);//SA1110JTAG口指令長(zhǎng)度5位，IDCODE為01100putp(l,O,IP);13141516131415161718192021222324252627282930程序時(shí)實(shí)現(xiàn)。通常所說(shuō)的JTAG大致分兩類，一類用于測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問(wèn)題；一類用于Debug，一般支持JTAG的CPU內(nèi)都包含了這兩個(gè)模塊。putp(l,O,IP);putp(O,O,IP);putp(O,O,IP);putp(O,l,IP);//退出指令寄存器putp(l,l,IP);//更新指令寄存器，執(zhí)行指令寄存器中的指令putp(l,O,IP)；//Run-Test/Idleputp(l,O,IP);//Run-Test/Idleputp(l,O,IP);//Run-Test/Idleputp(l,l,IP);putp(l,O,IP);if(check_id(SA1110ID))error_out(“failedtoreaddevicelDfortheSA-1110");putp(l,l,IP);//退出數(shù)據(jù)寄存器putp(l,l,IP);//更新數(shù)據(jù)寄存器putp(l,O,IP);//Run-Test/Idle,使JTAG復(fù)位putp(l,O,IP);//Run-Test/Idleputp(l,O,IP);//Run-Test/Idle}電路設(shè)計(jì)和編程中的注意事項(xiàng)Flash芯片的WE、CE、OE等控制線必須與SA1110的BSR相連。只有這樣，才能通過(guò)BSR控制Flash的相應(yīng)引腳。JTAG口與PC并口的連接線要盡量短，原則上不大于15cm。Flash在擦寫和編程時(shí)所需的工作電流較大，在選用系統(tǒng)的供電芯片時(shí)，必須加以考慮。為提高對(duì)Flash的編程速度，盡量使TCK不低于6MHz，可編寫燒寫Flash一個(gè)含有JTAGDebug接口模塊的CPU，只要時(shí)鐘正常，就可以通過(guò)JTAG接口訪問(wèn)CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。上面說(shuō)的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實(shí)現(xiàn)的功能則由具體的軟件決定。例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOCDataSheet的寄存器說(shuō)明，設(shè)置RAM的基地址，總線寬度，訪問(wèn)速度等等。有的SOC則還需要Remap，才能正常工作。運(yùn)行Firmware時(shí)，這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口，相關(guān)的寄存器可能還處在上電值，甚至是錯(cuò)誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設(shè)置RAM。在ADW中，可以在Console窗口通過(guò)Let命令設(shè)置，在AXD中可以在Console窗口通過(guò)Set命令設(shè)置。JTAG（JointTestActionGroup，聯(lián)合測(cè)試行動(dòng)小組）是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試，JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路TAP（TestAccessPort，測(cè)試訪問(wèn)口），通過(guò)專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。如今大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測(cè)試模式選擇、測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。如今JTAG接口的連接有兩種標(biāo)準(zhǔn)，即14針接口和20針接口，其定義分別如下所示。14針JTAG接口1、13VCC接電源2、4、6、8、10、14GND接地3nTRST測(cè)試系統(tǒng)復(fù)位信號(hào)5TDI測(cè)試數(shù)據(jù)串行輸入7TMS測(cè)試模式選擇9TCK測(cè)試時(shí)鐘11TDO測(cè)試數(shù)據(jù)串行輸出12NC未連接20針JTAG接口VTref目標(biāo)板參考電壓，接電源VCC接電源nTRST測(cè)試系統(tǒng)復(fù)位信號(hào)4、6、8、10、12、14、16、18、20GND接地5TDI 測(cè)試數(shù)據(jù)串行輸入7TMS 測(cè)試模式選擇9TCK 測(cè)試時(shí)鐘11RTCK 測(cè)試時(shí)鐘返回信號(hào)13TDO 測(cè)試數(shù)據(jù)串行輸出15nRESET目標(biāo)系統(tǒng)復(fù)位信號(hào)17、19NC未連接10針JTAG接口仿真器端口AVR端口備注TCKTCKNCNCTDOTDOVtrefVCCTMSTMSnSRSTRESETNC/VsupplyNC/VCCJTAGICE仿真器：VCC；JTAGICEmkII仿真器：NCnTRSTNCATMEL尚且保留該端口，如今暫不使用它，未來(lái)可能會(huì)使用TDITDIGNDGNDJTAG有l(wèi)Opin的、14pin的和20pin的，盡管引腳數(shù)和引腳的排列順序不同，但是其中有一些引腳是一樣的，各個(gè)引腳的定義如下。一、引腳定義TestClockInput(TCK)—強(qiáng)制要求1TCK在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的°TCK為TAP的操作提供了一個(gè)獨(dú)立的、基本的時(shí)鐘信號(hào)，TAP的所有操作都是通過(guò)這個(gè)時(shí)鐘信號(hào)來(lái)驅(qū)動(dòng)的。TestModeSelectionInput仃MS)—強(qiáng)制要求2TMS信號(hào)在TCK的上升沿有效。TMS在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TMS信號(hào)用來(lái)控制TAP狀態(tài)機(jī)的轉(zhuǎn)換。通過(guò)TMS信號(hào)，可以控制TAP在不同的狀態(tài)間相互轉(zhuǎn)換。TestDataInput(TDI)—強(qiáng)制要求3TDI在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TDI是數(shù)據(jù)輸入的接口。所有要輸入到特定寄存器的數(shù)據(jù)都是通過(guò)TDI接口一位一位串行輸入的(由TCK驅(qū)動(dòng))。TestDataOutput(TDO)—強(qiáng)制要求4TDO在IEEE1149.1標(biāo)準(zhǔn)里是強(qiáng)制要求的。TDO是數(shù)據(jù)輸出的接口。所有要從特定的寄存器中輸出的數(shù)據(jù)都是通過(guò)TDO接口一位一位串行輸出的(由TCK驅(qū)動(dòng))。TestResetInput(TRST)-—可選項(xiàng)1這個(gè)信號(hào)接口在IEEE1149.1標(biāo)準(zhǔn)里是可選的，并不是強(qiáng)制要求的。TRST可以用來(lái)對(duì)TAPController進(jìn)行復(fù)位(初始化)。因?yàn)橥ㄟ^(guò)TMS也可以對(duì)TAPControll進(jìn)行復(fù)位(初始化)。所以有四線JTAG與五線JTAG之分。(VTREF)一--強(qiáng)制要求5接口信號(hào)電平參考電壓一般直接連接Vsupply。這個(gè)可以用來(lái)確定ARM的JTAG接口使用的邏輯電平(比如3.3V還是5.0V?)ReturnTestClock