Quarus-II-基本設(shè)計流程-verilogHDL

QuartusII基本設(shè)計流程Stp1：建立工作庫文件夾Stp2：輸入設(shè)計項目原理圖/VerilogHDL代碼Stp3：存盤，注意文件取名Stp4：創(chuàng)建工程Stp5：啟動編譯Stp6：建立仿真波形文件Stp7：仿真測試和波形分析Stp8：引腳鎖定并編譯Stp9：編程下載/配置Stp10：硬件測試st1：建立工作庫文件夾（1）新建一個文件夾：例如：在D盤建立文件夾mux21a（即D：\mux21a)(2)編輯設(shè)計文件并保存：FILE->NEW,選擇VerilogHDLFileNew窗口stp2.編輯設(shè)計文件stp3存盤存盤輸入2選1多路數(shù)據(jù)選擇器的VerilogHDL程序，F(xiàn)ILE->SAVE

AS(以模塊名為文件名保存在D：\mux21a下(或你所建立的目錄下)選擇“是”可自動進入下一個階段—創(chuàng)新工程選擇“否”則保存文件不進入創(chuàng)建工程的階段stp4.創(chuàng)建工程FILE->NEWPROJECTWIZARD1說明創(chuàng)建工程向?qū)龅氖?工程路徑工程名頂層實體名3工程中使用的文件選擇目標(biāo)器件45使用其他EDA工具這里全為空6顯示剛才的所有設(shè)置stp5.啟動全程編譯Processing->StartCompilation或單擊此按鈕有錯修改，再編譯直到編譯成功。stp6.建立仿真波形文件（1）打開波形編輯器File->Newstp7.仿真測試和波形分析（2）設(shè)置仿真時間Edit->EndTimestp7.仿仿真真測測試試和和波波形形分分析析（3））波形形文文件件存存盤盤File->Saveas文件件名名按按照照默默認認即即可可（4））將將實實體體中中的的端端口口選選入入View->Utilitywindows->NodeFinder若單單擊擊List沒沒有有實實體體的的端端口口出出現(xiàn)現(xiàn)請請查查看看1.當(dāng)當(dāng)前前工工程程是是否否正正確確2.是是否否設(shè)設(shè)計計修修改改后后沒沒有有再再次次編編譯譯鼠標(biāo)全選拖入stp7.仿仿真真測測試試和和波波形形分分析析stp7.仿仿真真測測試試和和波波形形分分析析-設(shè)置置a端端口口為為周周期期為為500ns的的時時鐘鐘信信號號（5））編編輯輯輸輸入入波波形形1鼠標(biāo)單擊此處，選中端口a全部時間域2單擊此處打開，時鐘窗口3stp7.仿仿真真測測試試和和波波形形分分析析-設(shè)置置b端端口口為為周周期期為為200ns的的時時鐘鐘信信號號（5））編編輯輯輸輸入入波波形形使用用上上面面同同樣樣方方法法設(shè)設(shè)置置b端端口口為為周周期期為為200ns的的時時鐘鐘信信號號stp7.仿真真測試試和波波形分分析-設(shè)置端端口s的輸輸入波波形1.保證光標(biāo)處于選時間域狀態(tài)2.光標(biāo)拖動選中s端口的一段時間域3.單擊此處，使其位高電平stp7.仿真真測試試和波波形分分析輸入波波形設(shè)設(shè)置如如下圖圖：（不設(shè)置置輸出出端口口）stp7.仿真真測試試和波波形分分析（6））啟動動仿真真器Processing->StartSimulation或單擊擊此按按鈕(7)觀觀察仿仿真結(jié)結(jié)果符合邏邏輯電電路的的輸出出，證證明電電路設(shè)設(shè)計正正確S為高電平，y輸出a端的低頻信號S為低電平，y輸出b端的高頻信號stp8.引腳腳鎖定定并編編譯規(guī)劃：：自己選選擇電電路模模式：：建議議選擇擇模式式5兩個時時鐘的的輸入入分別別作為為a，，b端端口的的輸入入：clock0連連接接a輸輸入端端256hz，，clock5連連接接b輸輸入接接1024Hzs端口口可連連接到到一個個按鍵鍵，鍵鍵1輸出端端y接接SPEAKER在發(fā)給給大家家的資資料中中，實實驗電電路結(jié)結(jié)構(gòu)圖圖NO.5中找找出圖圖中對對應(yīng)的的信號號名：：鍵1對應(yīng)應(yīng)PIO0在發(fā)給給大家家的芯芯片引引腳對對照表表中查查找圖圖中這這些信信號名名所對對應(yīng)的的目標(biāo)標(biāo)芯片片的引引腳號號掃描顯顯示電電路原原理圖圖模式5實驗驗電路路圖查表舉舉例stp8.引腳腳鎖定定并編編譯查表舉舉例選擇實實驗板板上插有的的目標(biāo)標(biāo)器件件目標(biāo)器件引腳名和引腳號對照表鍵1的的引腳腳名鍵1的的引腳腳名對應(yīng)的的引腳腳號stp8.引腳腳鎖定定并編編譯123所設(shè)計電路端口實驗結(jié)構(gòu)圖中信號名目標(biāo)器件引腳號a端口clock0152b端口clock5150s端口PIO018y端口SPEAKER164查圖和和查表表的結(jié)結(jié)果stp8.引腳腳鎖定定并編編譯stp8.引腳腳鎖定定并編編譯1.選選擇Assignments->AssignmentEdit23鼠標(biāo)雙擊此處，選擇端口4加入所有引腳5輸入引腳號stp8.引腳腳鎖定定并編編譯保存并并再編編譯也可使用工具欄中的按鈕進行編譯Tools->programmer或按按確認硬硬件設(shè)設(shè)置:如果果HardwareSetup為NoHardware，先先接上上USB下下載線線，打打開電電源，，然后后按下下述操操作即即可12stp9.編程程下載載/配配置3stp10硬件件測試試按下和和松開開鍵1，SPEAKER會發(fā)發(fā)出不不同的的尖叫叫聲，，證明明電路路運行行正確確。附1：：全程程編譯譯前約約束項項目設(shè)設(shè)置選擇配配置器器件的的工作作方式式Assignments->settings:選選擇Device單擊Deviceandpinoptions按按鈕配置失敗，自動重新配置選擇配置器件和編程方式配置模式配置器件產(chǎn)生壓縮文件用于下載閑置引腳的狀態(tài)設(shè)置雙目標(biāo)端口設(shè)置附2：：功能能仿真真Processing->GenerateFunctionalSimulationNetlistAssignments->settings:Simualtorsettings:Simulationmode:FunctionalSimulationinput:確定定矢量量文件件