微機(jī)原理第三章存儲器課件

第三章存儲器

存儲器簡介(概念、分類、結(jié)構(gòu))只讀存儲器和隨機(jī)存取存儲器存儲器的連接多層存儲結(jié)構(gòu)概念

3.1存儲器簡介

存儲器概念存儲器分類存儲器結(jié)構(gòu)存儲器的主要指標(biāo)一、存儲器概念

定義：

存儲器就是微型機(jī)中用來存儲程序和數(shù)據(jù)的部件,具有記憶功能。

構(gòu)成:

存儲器由一個(gè)個(gè)存儲單元構(gòu)成，每個(gè)單元有唯一的地址與之對應(yīng)，訪問存儲器的過程實(shí)際上就是對存儲單元的數(shù)據(jù)實(shí)現(xiàn)存或取的操作。靜態(tài)RAM（SRAM）掩模ROM可編程ROM（PROM）紫外線可擦除PROM（EPROM）電可擦除PROM（EEPROM）快擦寫存儲器（FlashROM）動態(tài)RAM（DRAM）2、存儲器的選用原則1、半導(dǎo)體存儲器的分類半導(dǎo)體存儲器（Memory）隨機(jī)存取存儲器（RAM）只讀存儲器（ROM）靜態(tài)RAM

動態(tài)RAM

EPROMEEPROMFLASHROM

存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號，實(shí)現(xiàn)對片內(nèi)存儲單元的選址?？刂七壿嬰娐罚航邮掌x信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入。數(shù)據(jù)緩沖器：

寄存來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)。

四、主存儲器的主要技術(shù)指標(biāo)

1、存儲容量：存儲器所包含的存儲單元數(shù)或可以容納的二進(jìn)制信息量稱為存儲容量（尋址空間，由CPU的地址線決定）。

2、存取速度：也可以是存取時(shí)間，是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫周期。3、可靠性：用平均故障間隔時(shí)間來衡量。4、功耗：通常是指每個(gè)存儲元消耗功率的大小。

靜態(tài)RAM六管靜態(tài)基本存儲電路

常用的靜態(tài)RAM存儲器芯片有Intel系列的典型產(chǎn)品，如2114（1K×4）、6116（2K×8）、6264（8K×8）、62128（16K×8）、62256（32K×8）等(1)

Intel6116芯片 ——雙列直插24引腳引腳信號：

地址信號A10～A0

數(shù)據(jù)線I/O7～I(xiàn)/O0

——可尋址的單元數(shù)：211——每單元數(shù)據(jù)位數(shù)：8容量＝211×8＝2KB

控制線： 片選 寫選通信號 輸出允許信號工作方式6116工作方式真值表方式I/O0～I(xiàn)/O71XX未選中高阻011輸出禁止高阻001讀輸出0X0寫輸入讀操作：＝0，＝0，＝1寫操作：＝0，＝0動態(tài)RAM單管動態(tài)存儲電路動態(tài)RAM存儲器芯片Intel2164A存儲容量64K×1DRAM2164的引腳功能A7～A0：地址信號的輸入引腳，用來分時(shí)接收CPU送來的8位行、列地址。64K個(gè)單元需要16根地址線，在存取某個(gè)單元時(shí)，將存取的地址分兩次輸入到芯片中，每次8位都有同一組地址線輸入。每次送到芯片上的地址分別稱為行地址和列地址，分別鎖存到芯片內(nèi)部的行地址鎖存器和列地址鎖存器中，從而通過行列譯碼來選中要尋址的單元。RAS#：行地址選通信號輸入引腳，低電平有效，兼作芯片選擇信號。當(dāng)為低電平時(shí)，表明芯片當(dāng)前接收的是行地址。CAS#：列地址選通信號輸入引腳，低電平有效，表明當(dāng)前正在接收的是列地址。WE#：寫允許控制信號輸入引腳，當(dāng)其為低電平時(shí)，執(zhí)行寫操作；否則，執(zhí)行讀操作。DIN：數(shù)據(jù)輸入引腳。DOUT：數(shù)據(jù)輸出引腳。VDD：＋5V電源引腳。Vss：接地引腳。N/C：空腳，無定義。1、定義：在計(jì)算機(jī)正常工作狀態(tài)下,存儲器的信息只可以隨機(jī)讀,不可以隨機(jī)寫。2、性質(zhì)：ROM中的信息具有非易失性。3、分類:

a.

掩模ROMb.可編程的PROMc.紫外線擦除、可編程的EPROMd.電擦除、可編程的E2PROM等

e.快擦寫存儲器（FlashROM）3.3只讀存儲器ROM（2）工作方式工作方式CEOEPGMVPPVCC數(shù)據(jù)線狀態(tài)讀出001+5V+5VDOUT維持1xx+5V+5V高阻態(tài)編程010+21V+5VDIN編程檢驗(yàn)001+21V+5VDOUT編程禁止1xx+21V+5V高阻態(tài)與靜態(tài)RAM比較：缺少寫方式，增加編程、校驗(yàn)、編程禁止等方式。

一、存儲器接口應(yīng)考慮的幾個(gè)問題存儲芯片的選用

CPU總線負(fù)載能力存儲器與CPU之間的時(shí)序配合存儲器地址分配與片選問題3.4存儲器芯片與CPU的連接二、存儲器的數(shù)據(jù)寬度擴(kuò)充和字節(jié)數(shù)擴(kuò)充

片選信號CS#的產(chǎn)生

線選方式（線選法）

譯碼選擇方式全地址譯碼法部分地址譯碼法

存儲器地址譯碼電路的設(shè)計(jì)一般遵循如下步驟：（1）根據(jù)系統(tǒng)中實(shí)際存儲器容量，確定存儲器在整個(gè)尋址空間中的位置；（2）根據(jù)所選用存儲芯片的容量，畫出地址分配圖或列出地址分配表；（3）根據(jù)地址分配圖確定譯碼方法；（4）選用合適器件，畫出譯碼電路圖。8086系統(tǒng)的存儲器接口設(shè)計(jì)基本技術(shù)1、全地址譯碼方式

定義：系統(tǒng)總線中的全部AB（AB19-AB0）都用于地址譯碼，這樣存儲器芯片中的任一單元都有唯一確定地址，該地址選擇方法稱為全地址譯碼法。

方法：低位地址線直接作為存儲器芯片內(nèi)部的地址線連接，余下的高位地址線全部通過外加譯碼器譯碼，譯碼輸出作為各芯片組的選片信號，以確定各組芯片的唯一地址范圍。地址空間分配：A19A18A17A16A15A14A13A12～～A000111110……01……1即：3E000H～3FFFFH，共8KB分析如下連接方式所確定的地址：A19~A13是CS1WEOECS2A0~A12

&11M/IOA19A18A17A16A15A14A13+5VSRAM62641WR1RDD0~D7A12~A01

（1）譯碼芯片常用的譯碼芯片是74LS138譯碼器，功能是3－8譯碼器，有三個(gè)“選擇輸入端”C、B、A和三個(gè)“使能輸入端”G1、G2A#，G2B#以及8個(gè)輸出端Y7#～Y0

#（2）74138引腳圖輸入輸出使能選擇G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其它XXX1111111174LS138功能表

CS11#CS2A0~A12CS12#CS2A0~A12CS13#CS2A0~A12CS14#CS2A0~A12G1Y0G2AY1G2BY2Y374LS138CBA≥1≥1M/IOA19A18A17A16A15A14A13+5V1其中：RD與OE相連；WR與WE相連；SRAM（6264）A0~A12地址空間分配：A19A18A17A16A15A14A13A12～A000000000…01#00000H1…101FFFH0010…02#02000H1…103FFFH0100…03#04000H1…105FFFH0110…04#06000H1…107FFFH每片8KB,共32KBSRAM（6264）CS11#CS2A0~A12CS12#CS2A0~A12CS13#CS2A0~A12CS14#CS2A0~A12G1Y0G2AY2G2BY4Y674LS138CBA≥1≥1M/IOA19A18A17A16A15A14A13+5V1其中：RD與OE相連；WR與WE相連；A0~A12若74138的輸出為Y0,Y2,Y4和Y6A19A18A17A16A15A14A13A12～A000000000…01#00000H1…101FFFH0100…02#04000H1…105FFFH1000…03#08000H1…109FFFH1100…04#0C000H1…10DFFFH思考：若A19,A18,A17連接74138的C,B,A,確定的地址又是什么？2、部分地址譯碼方式

定義：CPU系統(tǒng)總線中的部分地址信號線與存儲器芯片的地址線相連,參與存儲器地址的譯碼。

優(yōu)點(diǎn)：譯碼電路連接簡單

缺點(diǎn)：會出現(xiàn)地址重疊問題

CS1WEOECS2A0~A12

&11M/IOA17A16A15A14A13+5VA12~A0SRAM6264WRRDD0~D7說明：(1)A17~A13是11111；（2）A19，A18沒用。地址空間分配：A19A18A17A16A15A14A13A12～A0××111110…01…1重疊地址：3E000H～3FFFFH7E000H～8FFFFHBE000H～BFFFFHFE000H～FFFFFH基本地址范圍：3E000H～3FFFFH

補(bǔ)充：存儲器管理一、IBMPC/XT中的存儲空間分配IBMPC/XT計(jì)算機(jī)中的CPU是8088。20根地址線可以尋址1MB內(nèi)存空間（00000H～FFFFFH）分三個(gè)區(qū)：

基本RAM區(qū)：00000H～9FFFFH，共640KB。

保留區(qū)：A0000H～BFFFFH，共128KB，屬于顯示RAM區(qū)。

ROM區(qū)：C0000H～FFFFFH，屬于系統(tǒng)控制ROM和基本I/OROM區(qū)。

IBMPC/XT存儲空間的分配二、擴(kuò)展存儲器及其管理

1、不同CPU的尋址范圍2、存儲器的管理

（1）虛擬存儲器（VirtalMemory）

當(dāng)CPU輸出地址碼的位數(shù)較多，而實(shí)際主存容量較小的情況下，微機(jī)系統(tǒng)可以將一部分輔存當(dāng)作主存來使用的機(jī)制，就是虛擬存儲器系統(tǒng)。

虛擬存儲器是建立在主存--輔存物理結(jié)構(gòu)基礎(chǔ)之上，由附加硬件裝置及操作系統(tǒng)存儲管理軟件組成的一種存儲體系，它將主存和輔存的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲空間。（2）80386的三種