微機(jī)原理第七章基于ARM內(nèi)核的微處理器芯片介紹課件

1第7ARM內(nèi)核的微處理器芯片簡介2學(xué)時27.1ARM926EJ-S處理器內(nèi)核ARM9系列的通用可綜合宏單元處理器內(nèi)核采用v5TEJ的ARM指令集體系結(jié)構(gòu)ARM9EJ-S整型內(nèi)核存儲器管理單元(MMU)獨立的指令和數(shù)據(jù)AMBAAHB總線接口獨立的指令和數(shù)據(jù)緊耦合存儲器(TCM)接口提供對外部協(xié)處理器的支持3ARM926EJ-S外部接口圖復(fù)位、時鐘、中斷調(diào)試接口JTAG調(diào)試接口其他配置接口ETM接口數(shù)據(jù)存儲器接口指令存儲器接口數(shù)據(jù)AHB接口指令A(yù)HB接口協(xié)處理器接口5ARM926EJ-S 系統(tǒng)控制協(xié)處理器CP15系統(tǒng)控制協(xié)處理器(CP15)用于配置和控制ARM926EJ-S處理器。緩存、緊耦合存儲器、存儲器管理單元以及大部分其他系統(tǒng)選項都由CP15寄存器控制。用戶只能在特權(quán)模式下使用MRC和MCR指令來訪問CP15寄存器。除以下情況外，所有已定義的CP15寄存器位在復(fù)位時都被清零：

在復(fù)位時若信號VINITHI為低電平，則V位被清零；若信號VINITHI為高電平，則V位被置位。

在復(fù)位時若信號BIGENDINIT為低電平，則B位被清零；若信號BIGENDINIT為高電平，則B位被置位。

在復(fù)位時若INITRAM引腳為高電平，則TCM指令被使能。處理器將指令I(lǐng)TCM區(qū)域寄存器的指令I(lǐng)TCM允許位置位，并從指令TCM引導(dǎo)系統(tǒng)。6ARM926EJ-S存儲器管理單元MMUCache和寫緩沖器緊耦合存儲器接口總線接口單元非高速緩存取指嵌入式跟蹤宏單元電源管理對各模塊簡要了解即可77.2ARM9微處理器飛思卡爾MC9328MX21Atmel公司AT91SAM9263三星S3C2440A意法半導(dǎo)體STR91x9飛思卡爾MC9328MX21i.MX21采用32.768KHz的實時時鐘，最大內(nèi)核工作時鐘可達(dá)266MHz內(nèi)核采用1.5V供電，外圍及I/O接口采用3.3V供電，使用289腳的PBGA封裝集成了MPEG4編解碼器、LCD控制器、USBOTG接口、CMOS傳感器接口和AC97主控制器i.MX21集成了NANDFlash控制器接口，設(shè)計者可以選用廉價的NANDFlash器件作為系統(tǒng)的非易失存儲器通過i.MX21內(nèi)部集成的PCMCIA/CF，USB和MMC/SD等接口，可以進(jìn)行WLAN和藍(lán)牙等多種功能的擴(kuò)展10MC9328MX21內(nèi)部結(jié)構(gòu)框圖11Atmel公司AT91SAM9263Atmel公司采用ARM內(nèi)核的微處理器命名為AT91系列，該系列主要包含以下子系列：AT91M42800A，AT91M55800AAT91RM9200，AT91SAM7AAT91SAM7L(低功耗)，AT91SAM7SAT91SAM7SE，AT91SAM7XAT91SAM9，AT91SAM9XE和AT91X4013Atmel公司AT91SAM9263基于ARM926EJ-S內(nèi)核的32位微處理器帶有MMU存儲器管理單元，支持DSP擴(kuò)展指令和JAVA硬件加速，當(dāng)運(yùn)行在200MHz時擁有220MIPS的運(yùn)算性能AT91SAM9263具備兩組獨立的外部存儲器總線EBI0和EBI1，可以連接多種內(nèi)存設(shè)備和大容量IDE硬盤設(shè)備內(nèi)部嵌有LCD控制器，可支持2D圖形加速、雙通道DMA和圖像傳感器接口集成了多種標(biāo)準(zhǔn)外設(shè)接口，例如USART，SPI，TWI，定時計數(shù)器，PWM，多媒體卡接口和CAN控制器等14AT91SAM9263內(nèi)部結(jié)構(gòu)框圖15三星S3C2440ASamsung公司采用ARM內(nèi)核的微處理器主要按照應(yīng)用來劃分。通用型32位MCU主要采用ARM7TDMI內(nèi)核，面向CAN/LIN總線、以太網(wǎng)、發(fā)動機(jī)控制和RFID等應(yīng)用場合。Samsung公司的更多采用ARM內(nèi)核的微處理器主要面向消費類便攜式設(shè)備，例如：采用ARM7TDMI內(nèi)核的S3C44B0和S3C3410采用ARM926EJ-S內(nèi)核的S3C2412，S3C2413，S3C2416，S3C2450和S3C24A0采用ARM920T內(nèi)核的S3C2410，S3C2440，S3C2442和S3C2443采用ARM1176JZF內(nèi)核的S3C6400等17S3C2440A內(nèi)部結(jié)構(gòu)框圖18存儲器接口單字節(jié)的BootROM設(shè)計：19存儲器接口用字節(jié)EEPROM/FLASH設(shè)計半字BootROM：21存儲器接口用字節(jié)EEPROM/FLASH設(shè)計的字BootROM22意法半導(dǎo)體STR91xST(意法半導(dǎo)體)公司采用ARM內(nèi)核的微處理器主要包括三個系列：采用Cortex-M3內(nèi)核的STM32系列、采用ARM7TDMI內(nèi)核的STR7系列和采用ARM966E-S內(nèi)核的STR9系列。STM32系列包含STM32101，STM32102和STM32103子系列；STR7系列包含STR710，STR730和STR750子系列；STR9系列包含STR910，STR911和STR912子系列。23意法半導(dǎo)體STR91x采用96MHzARM966E-S內(nèi)核，帶有單周期的DSP指令和與介質(zhì)無關(guān)的聯(lián)網(wǎng)功能；具有優(yōu)化DMA數(shù)據(jù)流的10/100M以太網(wǎng)接口；具有容量高達(dá)96KB的SRAM，544KB的雙體閃存，SRAM或閃存都可以用于指令或數(shù)據(jù)存儲；支持USB，CAN，SPI，I2C，UART/IrDA和多個計時器，最多80個5V兼容的GPIO；帶有10位ADC并具有全方位的CPU監(jiān)控功能；靈活的功耗和時鐘管理功能，具有多種低功耗模式和帶鬧鐘功能的低功耗實時時鐘。這一架構(gòu)允許同時訪問代碼和數(shù)據(jù)，從閃存執(zhí)行代碼的最高速度可達(dá)96MIPS；同時，在外設(shè)和SRAM之間能夠?qū)崿F(xiàn)高達(dá)384Mbps的DMA數(shù)據(jù)傳輸。大容量存儲器可滿足復(fù)雜的應(yīng)用、實時操作系統(tǒng)(RTOS)、通信協(xié)議棧和數(shù)據(jù)存儲的需求；雙體閃存是實現(xiàn)在線編程(IAP)和E2PROM仿真的理想結(jié)構(gòu)。257.3構(gòu)造ARM微處理器最小硬件系統(tǒng)最小硬件系統(tǒng)通常是指以嵌入式處理器為核心，包含電源、時鐘和復(fù)位等保障處理器正常工作的基本硬件電路通常還包括用于引導(dǎo)和裝載基本程序的存儲器電路，以及用于系統(tǒng)調(diào)試和監(jiān)控的調(diào)試接口電路。26S3C2440A最小硬件系統(tǒng)ARM微處理器；電源模塊，包括CPU內(nèi)核和I/O接口電源電源；時鐘模塊，包括系統(tǒng)主時鐘和實時時鐘；復(fù)位模塊，包括系統(tǒng)上電復(fù)位、手動復(fù)位和內(nèi)部復(fù)位；存儲器模塊，包括程序保存存儲器和程序運(yùn)行存儲器；JTAG調(diào)試接口模塊。27基于S3C44BOX開發(fā)的通用嵌入式系統(tǒng)的系統(tǒng)框架圖29電源模塊30時鐘模塊時鐘模塊為系統(tǒng)提供同步工作信號，其穩(wěn)定性直接關(guān)系到系統(tǒng)的工作穩(wěn)定性在ARM嵌入式系統(tǒng)中通常包括頻率較高的系統(tǒng)主時鐘和頻率較低的實時時鐘

S3C2440A時鐘模塊：16.9344MHz的系統(tǒng)主時鐘32.768KHz的實時時鐘31時鐘模塊經(jīng)鎖相環(huán)后得到FCLK，HCLK，PCLK和UCLK四組時鐘信號：FCLK：ARM920T內(nèi)核HCLK：AHB總線、存儲器控制器、中斷控制器、LCD控制器、DMA控制器和USB主機(jī)模塊PCLK：訪問APB總線的外設(shè)，如WDT，I2S，I2C，PWM定時器，MMC接口，ADC，UART，GPIO，RTC和SPI等模塊UCLK：USB模塊需要的48MHz時鐘32時鐘模塊33復(fù)位模塊系統(tǒng)上電復(fù)位、手動復(fù)位和內(nèi)部復(fù)位一般來說系統(tǒng)對外部復(fù)位信號波形有一定的要求，若不能滿足要求(例如持續(xù)時間過短)，則系統(tǒng)將不能正常工作。34存儲器模塊存儲器模塊為系統(tǒng)程序的保存和運(yùn)行提供空間，在系統(tǒng)設(shè)計中主要根據(jù)處理器的存儲器接口選擇合適的存儲器芯片（存儲類型、容量、速度和接口類型）存放程序的NANDFlash存儲器和用于程序運(yùn)行的SDRAM存儲器“Steppingstone”

用于引導(dǎo)系統(tǒng)35存儲器模塊36調(diào)試接口ARM微處理器一般都采用JTAG作為調(diào)試接口nTRST，TMS，TCK，TDI和TDOLED燈對應(yīng)S3C2440引腳LED0S3C2410_GPC7LED1S3C2410_GPC5LED2S3C2410_GPH9LED3S3C2410_GPB4LED4S3C2410_GPG5LED5S3C2410_GPG6LED6S3C2410_GPG7LED7S3C2410_GPG8

LED接口及驅(qū)動設(shè)計3838RegisterAddressR/WDescriptionResetvalueGPGCON0x56000060R/WConfiguresthepinsofportG0x0GPGDAT0x56000064R/WThedataregisterofportGUndefGPGUP0x56000068R/WPull-updisableregisterofportG0xfc00GPGCON是GPIOG端口的配置寄存器，它決定每個管腳使用什么功能，它

可以配置管腳為輸入，輸出等功能GPGDAT是GPIOG端口的數(shù)據(jù)寄存器，如果端口被配置為輸出端口，則數(shù)

據(jù)可以寫入到G口的數(shù)據(jù)寄存器中；如果端口被配置為輸入端口，

則數(shù)據(jù)從G口的數(shù)據(jù)寄存器中讀出數(shù)據(jù)GPGUP是GPIOG端口的上拉寄存器，它控制G口的上拉功能是否有效，為0 時，上拉有效，為1時，上拉無效

與GPIO（LED接口）相關(guān)的控制寄存器GPG8[17:16]00=input10=EINT[16]01=Output11=ReservedGPG7[15:14]00=input10=EINT[15]01=Output11=ReservedGPG6[13:12]00=input10=EINT[14]01=Output11=ReservedGPG5[11:10]00=input10=EINT[13]01=Output11=Reserved

PORTG控制寄存器功能描述及控制字設(shè)置;設(shè)置GPG5－GPG8(即LED4--LED7)為output

GPGCONEQU0x56000060 ldrr0,=GPGCON ldrr1,[r0] bicr1,r1,#0x0003fc00 orrr1,r1,#0x00015400 strr1,[r0]PORTG上拉寄存器功能描述及控制字設(shè)置GPGUPBitDescriptionGPG[15:0][15:0]0:thepullupfunctionattachedtotothecorrespondingportpinisenabled.1:thepullupfunctionisdisabled

;禁止GPG5－GPG8(即LED4--LED7)端口的上拉電阻

GPUPEQU0x56000068 ldrr0,=GPGUP ldrr1,[r0] orrr1,r1,#0x01e0 strr1,[r0]GPGDATBitDescriptionGPG[15:0][15:0]Whentheportisconfiguredasaninputport,thecorrespondingbitisthepinstate.Whentheportisconfiguredasanoutputport,thepinstateisthesameasthecorrespondingbit.Whentheportisconfiguredasfunctionalpin,theundefinedvaluewillberead.

;點亮LED4，即GPG5(即LED4)輸出為0

GPGDATEQU0x56000064ldrr2,=GPGDATldrr3,[r2]orrr3,r3,#0x01e0bicr3,r3,#0x0020strr3,[r2]

PORTG數(shù)據(jù)寄存器功能描述及操作RS232串行接口設(shè)計

RS232COMPORT原理圖（1）UART0行控制寄存器：主要配置操作模式，校驗位，停止位，數(shù)據(jù)位

;ULCON0設(shè)置為0x03,含義是正常操作模式,無校驗,停止位1,8個數(shù)據(jù)位ULCON0EQU0x50000000

ldrr2,=ULCON0;

movr3,#0x03 strr3,[r2];UCON0設(shè)置為0x05表示發(fā)送、接收數(shù)據(jù)都使用查詢方式,使用PCLK

UCON