第6章 存儲(chǔ)器(4月18日)課件

第6章

存儲(chǔ)器6.1存儲(chǔ)器的分類6.2讀寫存儲(chǔ)器（RAM）6.3現(xiàn)代RAM6.4只讀存儲(chǔ)器6.5IBM-PC/XT中的存儲(chǔ)器，擴(kuò)展存儲(chǔ)器及其管理

(補(bǔ)充講)濟(jì)南大學(xué)控制學(xué)院2007年4月18日本章學(xué)習(xí)要求:1、了解半導(dǎo)體存儲(chǔ)器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過(guò)程。l掌握半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPU與半導(dǎo)體存儲(chǔ)器間的連接。濟(jì)南大學(xué)控制學(xué)院2007年4月18日返回本節(jié)數(shù)據(jù)存儲(chǔ)器引腳功能及排列VCC——電源正GND——電源負(fù)CS——片選CS2——掉電保護(hù)電壓輸入WE——寫有效OE（RD）——輸出有效A0～A12——地址線D0～D7——數(shù)據(jù)線

NC

A12

A7

A6

A5

A4

A3

A2

A1

A0

D0

D1

D2

GND

——

——

——

——

——

————

——

——

——

——

——

——

——

VCC

WE

CS2A8

A9

A11

OE

A10

CS

D7

D6

D5

D4

D3

128

227

326

425

524

623

722

821

920

1019

1118

1217

1316

1415

通用的存儲(chǔ)器濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.1半導(dǎo)體存儲(chǔ)器分類1、簡(jiǎn)介2、半導(dǎo)體存儲(chǔ)器的分類3、選擇存儲(chǔ)器件的考慮因素濟(jì)南大學(xué)控制學(xué)院2007年4月18日簡(jiǎn)介(概述)存儲(chǔ)器就是用來(lái)存儲(chǔ)程序和數(shù)據(jù)的，程序和數(shù)據(jù)都是信息的表現(xiàn)形式。按照存取速度和用途可把存儲(chǔ)器分為兩大類：內(nèi)存儲(chǔ)器（簡(jiǎn)稱內(nèi)存，又稱主存儲(chǔ)器）和外存儲(chǔ)器。存儲(chǔ)器的容量越大，記憶的信息也就越多，計(jì)算機(jī)的功能也就越強(qiáng)（P175教材圖）濟(jì)南大學(xué)控制學(xué)院2007年4月18日內(nèi)存儲(chǔ)器是一個(gè)半導(dǎo)體芯片，所以也叫它半導(dǎo)體存儲(chǔ)器。它是以電的形式對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)，所以CPU可通過(guò)數(shù)據(jù)總線、地址總線和控制總線直接對(duì)其進(jìn)行訪問(wèn)。它用于存放CPU當(dāng)前處理的數(shù)據(jù)。外存儲(chǔ)器是計(jì)算機(jī)的外部設(shè)備，它所保存的數(shù)據(jù)CPU不能直接訪問(wèn)，要通過(guò)接口電路，先輸入到內(nèi)存儲(chǔ)器后，CPU才能訪問(wèn)。所以它用于存放CPU當(dāng)前不用的數(shù)據(jù)。它的優(yōu)點(diǎn)就是存儲(chǔ)容量大，數(shù)據(jù)不易丟失。半導(dǎo)體存儲(chǔ)器的邏輯結(jié)構(gòu)如圖6-1*。濟(jì)南大學(xué)控制學(xué)院2007年4月18日地址譯碼器

地址

內(nèi)容

0000H

0001H

0002H

XXXXH

控制總線

數(shù)據(jù)總線

地址總線

圖6-1*存儲(chǔ)器的邏輯結(jié)構(gòu)示意圖控制邏輯濟(jì)南大學(xué)控制學(xué)院2007年4月18日存儲(chǔ)器從外部看，有地址引腳，數(shù)據(jù)引腳和控制引腳。從內(nèi)部看，有地址譯碼器、存儲(chǔ)體、讀寫邏輯等組成。存儲(chǔ)體是存儲(chǔ)器的主體，存儲(chǔ)體由是儲(chǔ)存單元組成。一個(gè)儲(chǔ)存單元由許多位組成，每一位可存放一個(gè)高電位（1），或一個(gè)低電位（0），相當(dāng)于二進(jìn)制編碼的一位。一個(gè)儲(chǔ)存單元的位數(shù)稱為字長(zhǎng)，一般8位稱為一個(gè)字節(jié)，16位稱為一個(gè)字。微機(jī)中儲(chǔ)存單元是8位的（通常情況），所以一個(gè)儲(chǔ)存單元中存放的是一個(gè)字節(jié)。濟(jì)南大學(xué)控制學(xué)院2007年4月18日地址譯碼器可以將外部輸入的二進(jìn)制編碼轉(zhuǎn)化為某一存儲(chǔ)單元的選通信號(hào)，也就是說(shuō)，在存儲(chǔ)器的地址引腳上加任何一個(gè)二進(jìn)制代碼都可以唯一地選中一個(gè)存儲(chǔ)單元。我們把對(duì)應(yīng)某一存儲(chǔ)單元的二進(jìn)制代碼稱為該存儲(chǔ)單元的地址，每個(gè)儲(chǔ)存單元都有一個(gè)地址。在讀或?qū)懶盘?hào)控制的作用下，可以從數(shù)據(jù)線上讀出選中的存儲(chǔ)單元中的內(nèi)容，或?qū)?shù)據(jù)線上的數(shù)據(jù)寫入選中的存儲(chǔ)單元。濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.1半導(dǎo)體存儲(chǔ)器的分類1．RAM的種類：在RAM中，按工藝可分為雙極型和MOS型兩大類。用MOS器件構(gòu)成的RAM，可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩種。(隨機(jī))讀寫存儲(chǔ)器RAM （1）

雙極性RAM （2）

MOSRAM ?靜態(tài)RAM ?動(dòng)態(tài)RAM濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．ROM的種類：1）掩膜ROM；2）可編程的只讀存儲(chǔ)器PROM；3）可擦除的EPROM；4）電擦除的EEPROM；5）快速擦寫存儲(chǔ)器FlashMemory又稱快閃存儲(chǔ)器濟(jì)南大學(xué)控制學(xué)院2007年4月18日

圖6-2半導(dǎo)體存儲(chǔ)器的分類濟(jì)南大學(xué)控制學(xué)院2007年4月18日3選擇存儲(chǔ)器件的考慮因素(補(bǔ)充)（1）易失性（2）只讀性（3）位容量（4）功耗（5）速度（6）價(jià)格（7）可靠性濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.2讀寫存儲(chǔ)器（RAM）濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.2.1靜態(tài)RAM1．基本存儲(chǔ)電路單元（六管靜態(tài)存儲(chǔ)電路）圖6-3基本存儲(chǔ)電路單元VCC（+5V）ABT3T4T1T2AB濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-3六管基本存儲(chǔ)電路單元濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．靜態(tài)RAM的結(jié)構(gòu)圖6-5典型的RAM的示意圖濟(jì)南大學(xué)控制學(xué)院2007年4月18日3．SRAM芯片實(shí)例常用的SRAM芯片有2114位1K×4濟(jì)南大學(xué)控制學(xué)院2007年4月18日濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.2.3RAM與CPU的連接

主要有以下三部分

1、地址線的連接

2、數(shù)據(jù)線的連接

3、控制線的連接濟(jì)南大學(xué)控制學(xué)院2007年4月18日CPU與存儲(chǔ)器的連接時(shí)應(yīng)注意的問(wèn)題1．CPU總線的負(fù)載能力2．CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合3．存儲(chǔ)器地址分配和片選問(wèn)題4.控制信號(hào)的連接濟(jì)南大學(xué)控制學(xué)院2007年4月18日濟(jì)南大學(xué)控制學(xué)院2007年4月18日濟(jì)南大學(xué)控制學(xué)院2007年4月18日存儲(chǔ)器片選信號(hào)的產(chǎn)生方式和譯碼電路1．片選信號(hào)的產(chǎn)生方式（1）線選方式（線選法）（2）局部譯碼選擇方式（部分譯碼法）（3）全局譯碼選擇方式（全譯碼法）濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．存儲(chǔ)地址譯碼電路74LS138經(jīng)常用來(lái)作為存儲(chǔ)器的譯碼電路。

圖6-1674LS138引腳濟(jì)南大學(xué)控制學(xué)院2007年4月18日

G2AG2BG1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無(wú)效表6-374LS138的真值濟(jì)南大學(xué)控制學(xué)院2007年4月18日CPU（8088系列）與存儲(chǔ)器的連接

1．1KBRAM與CPU的連接（1）計(jì)算出所需的芯片數(shù)。（2）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量。（3）控制線，數(shù)據(jù)線，地址線對(duì)應(yīng)相連。濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-17用1024×1位的芯片組成1KRAM的方框圖濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-18用256×4位的芯片組成1K×8RAM的方框圖256需要多少地址線？濟(jì)南大學(xué)控制學(xué)院2007年4月18日2.CPU與2KBRAM的連接2KB的涵義?2K*8是8位如用21141K*4位的芯片.需要幾片?1K*8就需要2片;2K*8就要2(1K*8)就需要4片濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-9用2114芯片組成2KRAM全局譯碼結(jié)構(gòu)圖

D7～

A9～A0

CS

2114

WE

D3～D0

6：64譯

碼

器

D7～

A9～A0

CS

2114

WE

D7～D4

D7～

A9～A0

CS

2114

WE

D3～D0

D7～

A9～A0

CS

2114

WE

D7～D0

D7～

A9～A0

CS

2114

WE

D7～D0

D7～

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

10A11A10濟(jì)南大學(xué)控制學(xué)院2007年4月18日第一組:A15--A10A9---A0地址最低0000000000000000地址最高0000001111111111

0000~03FFH第二組第一組:A15--A10A9---A0地址最低0000010000000000地址最高000001

1111111111

0400~07FFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．4KBRAM的連接(兩種方法)（1）計(jì)算出所需的芯片數(shù)（2）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量（3）控制線，數(shù)據(jù)線，地址線的連接：有線選方式、局部譯碼選擇方式和全局譯碼選擇方式之分。濟(jì)南大學(xué)控制學(xué)院2007年4月18日表6-4線選方式地址分布A15A14A13A12A11A10地址分布XX1110第一組：3800H~3BFFHXX1101第二組：3400H~37FFHXX1011第三組：2C00H~2FFFHXX0111第四組：1C00H~1FFFHA9---A000000000001111111111濟(jì)南大學(xué)控制學(xué)院2007年4月18日用2114芯片組成4KRAM線選控制譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

OE2114

WE

D7～D4

A13

A12

A11

A10

A9～A0

D7～D0

WE

RD

直接用地址（線選法）濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-12用2114芯片組成4KRAM局部譯碼結(jié)構(gòu)圖用譯碼器2：4（部分譯碼法）

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

譯碼器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15

︰

A12

A11

A10

A9～A0

IO/M

CPU

WE

D7～D0

濟(jì)南大學(xué)控制學(xué)院2007年4月18日線選方式地址分布A15A14A13A12A11A10地址分布XXXX00第一組：0000H~03FFHXXXX01第二組：0400H~07FFHXXXX10第三組：0800H~0BFFFHXXXX11第四組：0C00H~0FFFHA9----------A000000000001111111111濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-21用2114芯片組成4KRAM全局譯碼結(jié)構(gòu)圖

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

6：64譯

碼

器

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D0

A9～A0

D7～D0

A9～A0

CS

2114

WE

D7～D4

A15～A10

A9～A0

IO/M

CPU

WE

D7～D0

用6（全部）譯成64（全部譯碼法）濟(jì)南大學(xué)控制學(xué)院2007年4月18日3.多(大于4)RAM與CPU的連接參見(jiàn)教材:P1866.2.464KB動(dòng)態(tài)RAM(略)增大容量濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.3現(xiàn)代RAM1．ECCRAM2．EDORAM和突發(fā)模式RAM3．同步RAM（SynchronousRAM，簡(jiǎn)稱SDRAM）4．高速緩沖存儲(chǔ)器RAM5．RAMBUS內(nèi)存6．DDR

SDRAM7．VirtualChannelMemory（VCM）8．SLDRAM（Synchnonous

Link

DRAM）濟(jì)南大學(xué)控制學(xué)院2007年4月18日1．ECCRAMECCRAM可以自動(dòng)糾錯(cuò)的RAM2.EDORAM和突發(fā)模式RAMEDO技術(shù)是在當(dāng)前讀寫周期中就啟動(dòng)下一個(gè)讀寫周期，比普通DRAM的讀寫速度可提高30%。突發(fā)模式在當(dāng)前讀寫周期中就啟動(dòng)下面4個(gè)單元的操作，可更大地提高RAM的讀寫速度。3.同步RAM（SDRAM）CPU和RAM用同一個(gè)時(shí)鐘，用步工作，比EDO速度還快。濟(jì)南大學(xué)控制學(xué)院2007年4月18日4.高速緩沖RAM（CDRAM）把高速的SRAM集成到DRAM芯片中，作為DRAM的內(nèi)部高速緩存。5.RAMBUS內(nèi)存通過(guò)簡(jiǎn)化RAM結(jié)構(gòu)來(lái)提高工作頻率，進(jìn)而提高傳輸速率。濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.DDRSDRAMDDRSDRAM是在時(shí)鐘脈沖的上升沿和下降沿都傳輸數(shù)據(jù)的SDRAM，所以叫雙倍速率SDRAM。常見(jiàn)的有PC1600(數(shù)據(jù)傳輸率1600GBps)和PC2600(數(shù)據(jù)傳輸率2600GBps)。濟(jì)南大學(xué)控制學(xué)院2007年4月18日7.VCMVCM虛擬通道存儲(chǔ)器，是一種緩沖式存儲(chǔ)器，其中集成了通道緩沖器，用高速寄存器進(jìn)行配置和控制，實(shí)現(xiàn)高速數(shù)據(jù)傳輸。8.除上述幾款新型內(nèi)存外，還有SLDRAM（SynchnonousLinkDRAM同步鏈動(dòng)態(tài)隨機(jī)存儲(chǔ)器)、DirectRambusDRAM（接口動(dòng)態(tài)隨機(jī)存儲(chǔ)器）、FCRAM（FastCycleRAM快速循環(huán)動(dòng)態(tài)存儲(chǔ)器）等幾種新型的RAM技術(shù)及芯片類型。濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.4只讀存儲(chǔ)器（ROM）6.4.1掩膜ROM6.4.2可擦除可編程的ROM（EPROM）6.4.3電可擦可編程ROM（EEROM）6.4.4新一代可編程ROM（FLASH）濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.4.1掩膜ROM如圖有的列是連有管子，有的沒(méi)有，這是在制造時(shí)由二次光刻版的圖形（掩模）所決定圖6-23單譯碼結(jié)構(gòu)電路濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-12復(fù)合譯碼結(jié)構(gòu)電路濟(jì)南大學(xué)控制學(xué)院2007年4月18日表6-1掩膜ROM的內(nèi)容位單元D3D2D1D001001110102010131111濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．雙極型ROM電路雙極型ROM速度比MOSROM的速度要快，它的取數(shù)時(shí)間約為幾十納秒。因此，雙極型ROM適用于對(duì)速度要求較高的應(yīng)用場(chǎng)合。濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.4.2可擦除可編程的ROM（EPROM）1．基本存儲(chǔ)電路圖6-13EPROM的結(jié)構(gòu)示意圖濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．EPROM實(shí)例圖6-142716引腳VCC——電源正GND——電源負(fù)VPP——程序?qū)懭腚妷?5VCE——片選OE——輸出允許A0～A12——地址線D0～D7——數(shù)據(jù)線濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.4.3可擦除可編程的ROM（EEPROM）濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-152817A引腳1．Intel2817的基本特點(diǎn)VCC——電源正GND——電源負(fù)WE——寫入允許R/B——寫入時(shí)為低，寫完后為高CE——片選OE——輸出允許A0～A12——地址線D0～D7——數(shù)據(jù)線濟(jì)南大學(xué)控制學(xué)院2007年4月18日2．Intel2817的工作方式表6-2Intel2817的工作方式濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.4.4新一代可編程ROM（FLASH）與EEPROM有些相似，但工作機(jī)制卻不同。濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.5IBM-PC/XT中的存儲(chǔ)器，擴(kuò)展存儲(chǔ)器及其管理

6.5.1存儲(chǔ)空間的分配6.5.2ROM子系統(tǒng)6.5.3RAM子系統(tǒng)4.5.4尋址范圍6.5.4尋址范圍6.5.5存儲(chǔ)器的管理6.5.6高速緩存器Cache濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.5.1存儲(chǔ)空間的分配圖6-22IBMPC/XT存儲(chǔ)空間的分配濟(jì)南大學(xué)控制學(xué)院2007年4月18日6.5.2ROM子系統(tǒng)其功能為：DOS引導(dǎo)程序；硬件中斷管理程序；系統(tǒng)配置分析程序；系統(tǒng)冷啟動(dòng)，熱啟動(dòng)和自測(cè)試；字符圖形發(fā)生器；濟(jì)南大學(xué)控制學(xué)院2007年4月18日?qǐng)D6-23系統(tǒng)板上的ROM電路濟(jì)南大學(xué)控制學(xué)院2007年4月18日這個(gè)電路用了15根地址線接存儲(chǔ)器，允許接215=32K的存儲(chǔ)器芯片。用了3根地址線提高譯碼器進(jìn)行片選，允許選8組存儲(chǔ)器芯片。CPU的MEMR接譯碼器的G2A，A19接譯碼器的G1，A18提高反相器接譯碼器的G2B，所以要使譯碼器有效，必須A19A18同時(shí)為高，且CPU執(zhí)行的是存儲(chǔ)器訪問(wèn)指令。譯碼器8個(gè)輸出端可管理的8個(gè)32K的地址如表4-5和表4-6。濟(jì)南大學(xué)控制學(xué)院2007年4月18日A19A18A17A16A15A14～A0地址范圍

11000000000000000000～111111111111111C0000H～C7FFFH

11

001000000000000000～111111111111111C8000H～CFFFFH

11

010000000000000000～111111111111111D0000H～D7FFFH

11011000000000000000～111111111111111D8000H～DFFFFH表6-5前4片ROM的地址范圍濟(jì)南大學(xué)控制學(xué)院2007年4月18日A19A18A17A16A15A14～A0地址范圍

11100000000000000000～111111111111111E0000H～E7FFFH

11

101000000000000000～111111111111111E8000H～EFFFFH

11

110000000000000000～111111111111111F0000H～F7FFFH

11111000000000000000～111111111111111F8000H～FFFFFH表4-6后4片ROM的地址范圍濟(jì)南大學(xué)控制學(xué)院2007年4月18日前6個(gè)32K的地址從C0000H～EFFFFH共192K字節(jié)，用于存放系統(tǒng)控制程序。后2個(gè)32K地址從F0000H～FFFFFH共還有64K字節(jié)，但系統(tǒng)中只用了40K，有一片8K的ROM和一片32K的ROM組成，用于存放ROMBASIC和BIOS程序。這樣由于8K的ROM用不了15根地址線，多余的地址引腳可選任意值，所以就有一些地址是重復(fù)的，如表6-6。但這并不防礙使用。濟(jì)南大學(xué)控制學(xué)院2007年4月18日表6-62764的4個(gè)重復(fù)的地址范圍A19A18A17A16A15A14A13A12～A0地址范圍

11110000000000000000～1111111111111F0000H～F1FFFH

11

110010000000000000～1111111111111F2000H～F3FFFH

11

110100000000000000～1111111111111F4000H～F5FFFH

11110110000000000000～1111111111111F6000H～F7FFFH濟(jì)南大學(xué)控制學(xué)院2007年4月18日27256的地址范圍A19A18A17A16A15A14A13A12～A0地址范圍

111