下載電纜配置電路設(shè)計(jì)

6.2.2下載電纜配置電路設(shè)計(jì)

Altera器件編程下載電纜與FPGA應(yīng)用電路PCB電路板相連的是10針插座，在PS模式下和在JTAG模式下，完成對(duì)器件的配置。不同型號(hào)的下載電纜和器件，與下載電纜連接的電路不同。下面以MasterBlaster串行／USB通信下載電纜和ByteBlasterMV下載電纜為例，介紹下載電纜配置電路設(shè)計(jì)。1.PS（被動(dòng)串行）模式在PS（被動(dòng)串行）模式下，MasterBlaster下載電纜和ByteBlasterMV下載電纜可以對(duì)單個(gè)與多個(gè)APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或FLEX6000系列器件進(jìn)行配置。在PS模式，配置數(shù)據(jù)從數(shù)據(jù)源通過(guò)MasterBlaster下載電纜和ByteBlasterMV下載電纜串行地傳送到器件，配置數(shù)據(jù)由數(shù)據(jù)源提供的時(shí)鐘同步。（1）PS模式單個(gè)器件的配置電路設(shè)計(jì)PS模式可以完成對(duì)單個(gè)APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或FLEX6000系列器件的配置，配置電路如圖6.2.1所示。圖中：除APEX20KE、APEX20KC系列器件外，上拉電阻應(yīng)該連接到MasterBlaster（VIO腳）或ByteBlasterMV的電源。對(duì)于APEX20KE、APEX20KC器件使用10kΩ電阻上拉nCONFIG到VCCINT。MasterBlaster和ByteBlasterMV電纜的電源電壓VCC為3.3V或5.0V。插座上的引腳端6為MasterBlaster電纜提供的VIO基準(zhǔn)電壓，VIO應(yīng)與器件的VCCIO匹配。ByteBlasterMV電纜插座上的引腳端6不連接。圖6.2.1MasterBlaster和ByteBlasterMV下載電纜PS模式單個(gè)器件的配置電路

圖6.2.2MasterBlaster和ByteBlasterMV下載電纜PS模式多個(gè)器件的配置電路

在圖6.2.2電路中，在器件鏈中將每個(gè)器件的nCEO引腳端連接到下一個(gè)器件的nCE引腳端，所有其它配置引腳端應(yīng)分別連接在一起，器件鏈中的第一個(gè)器件的nCE引腳端連接到地，最后一個(gè)器件的nCEO引腳端懸空。在PS模式中，由于所有的CONF-DONE引腳端連接在一起，器件鏈中的所有器件初始化時(shí)同時(shí)進(jìn)入用戶模式。另外，由于所有的nSTATUS引腳端連接在一起，如果任何一個(gè)器件檢測(cè)到錯(cuò)誤，則整個(gè)器件鏈中斷配置。2.JTAG摸式在JTAG模式下，MasterBlaster通信電纜和ByteBlasterMV下載電纜可以完成單個(gè)和多個(gè)APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或FLEX6000系列器件的編程或配置。（1）JTAG模式單個(gè)器件的配置電路設(shè)計(jì)JTAG模式可以完成對(duì)單個(gè)APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或FLEX6000系列器件的配置，配置電路如圖6.2.3所示。圖6.2.3MasterBlaster和ByteBlasterMV下載電纜JTAG模式單個(gè)器件的配置電路（1）JTAG模式單個(gè)器件的配置電路設(shè)計(jì)圖6.2.3中，器件的配置是通過(guò)JTAG引腳端TCK、TMS、TDI和TDO完成的。上拉電阻應(yīng)該連接到電纜的電源，APEX20KE、APEX20KC系列器件所有的上拉電阻均為10kΩ。采用144引腳TQFP封裝的FLEX10K器件沒(méi)有TRST信號(hào)腳，此時(shí)TRST信號(hào)可以忽略。nCONFIG、MSELO、MSELI引腳端應(yīng)采用支持非JTAG配置模式的方式連接，如果僅僅使用JTAG配置模式，則nCONFIG引腳端應(yīng)連接到VCC，MSELO和MSELI引腳端應(yīng)連接到地。MasterBlaster電纜驅(qū)動(dòng)器的參考電壓VIO應(yīng)與器件的VCCIO匹配。

APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K系列器件都有專用的JTAG引腳端，具有JTAG引腳端的一般功能，在配置前后都可進(jìn)行JTAG測(cè)試，并不僅僅限于配置過(guò)程中。器件的芯片復(fù)位及輸出使能引腳端，不影響JTAG邊界掃描測(cè)試或編程操作。觸發(fā)這些引腳端也不會(huì)影響JTAG操作。設(shè)計(jì)JTAG配置電路板時(shí)，常規(guī)的配置引腳端應(yīng)充分考慮并連接好。在JTAG配置時(shí)需要連接的引腳端如表6.2.5所示。

表6.2.5在JTAG配置時(shí)需要連接的引腳（2）JTAG模式多個(gè)器件的配置電路設(shè)計(jì)JTAG模式可以完成對(duì)多個(gè)APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K或FLEX6000系列器件的配置，配置電路如圖6.2.4所示。（2）JTAG模式多個(gè)器件的配置電路設(shè)計(jì)圖6.2.4MasterBlaster和ByteBlasterMV下載電纜JTAG模式多個(gè)器件的配置電路

當(dāng)電路板包含多個(gè)器件時(shí)，或者電路板使用JTAG邊界掃描測(cè)試（BST）時(shí)，采用JTAG器件鏈進(jìn)行編程最為理想。在JTAG模式對(duì)多個(gè)器件（JTAG模式的器件鏈）進(jìn)行編程時(shí)，一個(gè)JTAG模式的插座需要與多個(gè)器件相連接，JTAG器件鏈中器件的數(shù)目?jī)H受電纜的驅(qū)動(dòng)能力的限制。當(dāng)器件數(shù)目超過(guò)5個(gè)時(shí)，Altera建議對(duì)TCK、TDI和TMS引腳端在電路板上加緩沖驅(qū)動(dòng)。

在圖6.2.4中：①APEXⅡ、APEX20K、Mercury、ACEX1K、FLEX10K和MAX系列器件能放在同一JTAG器件鏈中，進(jìn)行編程或配置。②所有的上拉／下拉電阻是1kΩ。而APEX20KE、APEX20KC系列器件的nSTATUS與CONF-DONE引腳端的上拉電阻為10kΩ。③nCONFIG、MSELO、MSELI引腳端應(yīng)采用支持非JTAG配置模式的方式連接，如果僅僅使用JTAG配置模式，則nCONFIG引腳端應(yīng)連接到VCC，MSELO和MSELI引腳端應(yīng)連接到地。

④MasterBlaster電纜驅(qū)動(dòng)器的參考電壓VIO應(yīng)與器件的VCCIO匹配。⑤TRST引腳端僅對(duì)APEXⅡ、APEX20K、Mercury、ACEX1K系列器件和除144引腳TQFP封裝外的所有FLEX10K系列器件有效。在JTAG模式，對(duì)多個(gè)器件中的一個(gè)器件進(jìn)行編程時(shí)，編程軟件將多個(gè)器件中的其它器件處于Bypass（旁路）模式。在Bypass模式下，器件通過(guò)旁路（Bypass）寄存器，將編程數(shù)據(jù)從TDI引腳端傳送到TDO引腳端。編程軟件僅對(duì)目標(biāo)器件進(jìn)行編程與校驗(yàn)。

QuartusⅡ或MAX＋PLUSⅡ軟件在JTAG配置結(jié)束時(shí)自動(dòng)對(duì)成功的JTAG配置進(jìn)行校驗(yàn)。在JTAG配置結(jié)束時(shí)，通過(guò)JTAG接口軟件檢查CONF-DONE的狀態(tài)。如果CONF-DONE的狀態(tài)不正確，QuartusⅡ或MAX＋PLUSⅡ軟件指示配置失??；如果CONF-DONE的狀態(tài)正確，QuartusⅡ或MAX＋PLUSⅡ軟件軟件指示配置成功。當(dāng)使用JTAG引腳配置時(shí)，如果VCCIO被連到3.3V，則I/O引腳和JTAG