第5章 時(shí)序邏輯電路

第5章時(shí)序邏輯電路5-1時(shí)序邏輯電路的基本概念5-2寄存器5-3計(jì)數(shù)器5-4節(jié)拍脈沖發(fā)生器※5-5時(shí)序邏輯電路的設(shè)計(jì)本章小結(jié)思考題與習(xí)題15-1時(shí)序邏輯電路的基本概念5-1-1時(shí)序邏輯電路的基本概念5-1-2時(shí)序邏輯電路的分析方法25-1-1時(shí)序邏輯電路的基本概念凡是任意時(shí)刻的穩(wěn)定輸出不僅取決于該時(shí)刻的輸入，而且還與電路原來狀態(tài)有關(guān)的電路，稱為時(shí)序邏輯電路與電路原來狀態(tài)無關(guān)的電路，稱為組合邏輯電路按其時(shí)鐘脈沖加入的方式分為同步時(shí)序電路和異步時(shí)序電路35-1-1時(shí)序邏輯電路的基本概念（a）組合電路（b）時(shí)序電路45-1-2時(shí)序邏輯電路的分析方法一般分析步驟：（1）寫相關(guān)方程式（2）列狀態(tài)表（3）畫狀態(tài)圖及時(shí)序圖（4）分析邏輯功能，進(jìn)行必要的說明55-2寄存器5-2-1數(shù)碼寄存器5-2-2移位寄存器5-2-3集成寄存器65-2-1數(shù)碼寄存器（1）清除數(shù)碼

（2）寄存數(shù)碼（3）保持?jǐn)?shù)碼

工作過程：75-2-2移位寄存器單向移位寄存器

85-2-2移位寄存器移位脈沖CPQ3Q2Q1Q0輸入數(shù)據(jù)DSL初始

1

2

3

40

0

0

0

10

0

0

1

00

0

1

0

10

1

0

1

11

0

1

1并行輸出1011單向（左移）移位寄存器中數(shù)碼的移動(dòng)情況95-2-2移位寄存器單向（左移）移位寄存器的時(shí)序圖105-2-2移位寄存器單向（右移）移位寄存器115-2-2移位寄存器1．集成數(shù)碼寄存器（a）國標(biāo)符號（b）一般符號（c）外引線圖八D鎖存器（373）125-2-2移位寄存器

373的功能表：373的邏輯功能：（1）端為L，C端為H時(shí)，數(shù)碼寄存功能，Q=D；（2）、C端均為L時(shí)，鎖存功能，此時(shí)Q與D無關(guān)；（3）端為H時(shí)，Q為高阻狀態(tài)（Z）。

135-2-2移位寄存器

373用于多路數(shù)據(jù)選通電路145-2-3集成寄存器2．集成移位寄存器（1）八位單向移位寄存器（74LS164）

（a）國標(biāo)符號（b）一般符號（c）外引線圖

八位單向移位寄存器（164）

155-2-3集成寄存器2．集成移位寄存器（1）八位單向移位寄存器（74LS164）165-2-3集成寄存器2．集成移位寄存器（1）八位單向移位寄存器（74LS164）由表可知：當(dāng)A、B任意一個(gè)為低電平時(shí)，則禁止另一個(gè)串行數(shù)據(jù)輸入，且在時(shí)鐘CP上升沿作用下使QA(n+1)為低電平，并依次左移；當(dāng)A或B中有一個(gè)為高電平時(shí)，就允許另一個(gè)串行數(shù)據(jù)輸入，并在CP上升沿作用下決定QA(n+1)的狀態(tài)。175-2-3集成寄存器

164的功能表185-2-3集成寄存器164的時(shí)序圖

195-2-3集成寄存器

發(fā)光二極管循環(huán)點(diǎn)亮/熄滅控制電路205-2-3集成寄存器2．集成移位寄存器（2）四位雙向通用移位寄存器（74LS194）

（a）國標(biāo)符號（b）一般符號（c）外引線圖

四位雙向移位寄存器（194）215-2-3集成寄存器2．集成移位寄存器（2）四位雙向通用移位寄存器（74LS194）225-2-3集成寄存器194具有如下邏輯功能：（1）清零當(dāng)=0時(shí)，不論其他輸入如何，寄存器清零。（2）當(dāng)=1時(shí)，有四種工作方式：①S1=S0=0，保持功能。QA～QD保持不變，且與CP、DSR、DSL信號無關(guān)；②S1=0，S0=1（CP↑），右移功能。從DSR端先串入數(shù)據(jù)給最高位QA，然后按QA→QB→QC→QD依次右移；③S1=1，S0=0（CP↑），左移功能。從DSL端先串入數(shù)據(jù)給最低位QD，然后按QD→QC→QB→QA依次左移；④S1=S0=1（CP↑），并行輸入功能。2．集成移位寄存器（2）四位雙向通用移位寄存器（74LS194）235-2-3集成寄存器194的時(shí)序圖

245-2-3集成寄存器

用兩片194級聯(lián)擴(kuò)展成8位雙向寄存器255-3計(jì)數(shù)器5-3-1計(jì)數(shù)器的分類5-3-2同步計(jì)數(shù)器5-3-3異步計(jì)數(shù)器5-3-4集成計(jì)數(shù)器5-3-5移位計(jì)數(shù)器265-3-1計(jì)數(shù)器的分類按計(jì)數(shù)時(shí)鐘脈沖的引入方式（各觸發(fā)器是否同時(shí)動(dòng)作）可分為同步和異步計(jì)數(shù)器；按計(jì)數(shù)長度可分為二進(jìn)制、十進(jìn)制及任意進(jìn)制（N進(jìn)制）計(jì)數(shù)器；按計(jì)數(shù)值的增減方式可分為加法、減法及可逆計(jì)數(shù)器（或叫加/減計(jì)數(shù)器）。275-3-2同步計(jì)數(shù)器1．二進(jìn)制同步計(jì)數(shù)器（1）四位二進(jìn)制同步加法計(jì)數(shù)器的電路組成285-3-2同步計(jì)數(shù)器1．二進(jìn)制同步計(jì)數(shù)器（2）原理分析①寫出相關(guān)方程式②求狀態(tài)方程③畫狀態(tài)圖和時(shí)序圖295-3-2同步計(jì)數(shù)器2．十進(jìn)制同步計(jì)數(shù)器（1）電路組成305-3-2同步計(jì)數(shù)器2．十進(jìn)制同步計(jì)數(shù)器（2）原理分析①寫相關(guān)方程式②求狀態(tài)方程③列狀態(tài)表④畫狀態(tài)圖和時(shí)序圖315-3-2同步計(jì)數(shù)器3．N進(jìn)制同步計(jì)數(shù)器325-3-2同步計(jì)數(shù)器3．N進(jìn)制同步計(jì)數(shù)器335-3-2同步計(jì)數(shù)器3．N進(jìn)制同步計(jì)數(shù)器345-3-3異步計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（1）二進(jìn)制異步加法計(jì)數(shù)器

①電路組成355-3-3異步計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（1）二進(jìn)制異步加法計(jì)數(shù)器②工作原理a．寫相關(guān)方程式b．求狀態(tài)方程c．列狀態(tài)表、畫狀態(tài)圖365-3-3異步計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（2）二進(jìn)制異步減法計(jì)數(shù)器375-3-3異步計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（2）二進(jìn)制異步減法計(jì)數(shù)器二進(jìn)制異步減法計(jì)數(shù)器的狀態(tài)表二進(jìn)制異步減法計(jì)數(shù)器的狀態(tài)圖二進(jìn)制異步減法計(jì)數(shù)器的時(shí)序圖385-3-3異步計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（2）二進(jìn)制異步減法計(jì)數(shù)器由狀態(tài)圖可以看出，減法計(jì)數(shù)器的計(jì)數(shù)特點(diǎn)與加法計(jì)數(shù)器相反：每輸入一個(gè)CP脈沖，Q2Q1Q0的狀態(tài)數(shù)減1，輸入8個(gè)CP后，Q2Q1Q0減小到0，完成一個(gè)計(jì)數(shù)周期。由時(shí)序圖可以看出，除最低位觸發(fā)器FF0受CP的下降沿直接觸發(fā)外，其他高位觸發(fā)器均受低一位觸發(fā)器的的下降沿（即Q的上升沿）觸發(fā)。同樣，減法計(jì)數(shù)器具有分頻功能。395-3-3異步計(jì)數(shù)器1．二進(jìn)制異步計(jì)數(shù)器（2）二進(jìn)制異步減法計(jì)數(shù)器二進(jìn)制異步計(jì)數(shù)器結(jié)構(gòu)簡單，電路工作可靠；缺點(diǎn)是運(yùn)行速度較慢，這是因?yàn)楦饔|發(fā)器不是同步觸發(fā)變化的，而是異步觸發(fā)變化的，高位觸發(fā)器的觸發(fā)脈沖要靠相鄰的低位觸發(fā)器的輸出來觸發(fā)。值得一提的是，與之對應(yīng)的二進(jìn)制同步計(jì)數(shù)器的運(yùn)行速度較快，但結(jié)構(gòu)較復(fù)雜。405-3-3異步計(jì)數(shù)器2．十進(jìn)制異步計(jì)數(shù)器（1）電路圖415-3-3異步計(jì)數(shù)器2．十進(jìn)制異步計(jì)數(shù)器（2）工作原理寫相關(guān)方程式求狀態(tài)方程列狀態(tài)表畫狀態(tài)圖和時(shí)序圖425-3-3異步計(jì)數(shù)器3．N進(jìn)制異步計(jì)數(shù)器435-3-3異步計(jì)數(shù)器3．N進(jìn)制異步計(jì)數(shù)器445-3-3異步計(jì)數(shù)器3．N進(jìn)制異步計(jì)數(shù)器455-3-4集成計(jì)數(shù)器1．集成異步二—五—十進(jìn)制加法計(jì)數(shù)器（74LS290或74LS90）（1）290（或90）芯片及邏輯功能（a）國標(biāo)符號（b）一般符號（c）外引線圖

二—五—十進(jìn)制異步計(jì)數(shù)器（290）465-3-4集成計(jì)數(shù)器290的邏輯功能表475-3-4集成計(jì)數(shù)器290的基本計(jì)數(shù)方式485-3-4集成計(jì)數(shù)器1．集成異步二—五—十進(jìn)制加法計(jì)數(shù)器（74LS290或74LS90）

（2）構(gòu)成十進(jìn)制以上的N進(jìn)制計(jì)數(shù)器（3）可靠歸零問題495-3-4集成計(jì)數(shù)器2.集成同步十進(jìn)制/十六進(jìn)制加法計(jì)數(shù)器（74LS160～74LS163）（1）160～163芯片及邏輯功能（a）國標(biāo)符號（b）一般符號（c）外引線圖505-3-4集成計(jì)數(shù)器2.集成同步十進(jìn)制/十六進(jìn)制加法計(jì)數(shù)器（74LS160～74LS163）

160/161的邏輯功能表515-3-4集成計(jì)數(shù)器2.集成同步十進(jìn)制/十六進(jìn)制加法計(jì)數(shù)器（74LS160～74LS163）由功能表可知，160/161具有以下功能：①異步清零②同步置數(shù)③計(jì)數(shù)功能④保持功能525-3-4集成計(jì)數(shù)器2.集成同步十進(jìn)制/十六進(jìn)制加法計(jì)數(shù)器（74LS160～74LS163）

（2）160/161芯片的應(yīng)用參見教材中例7~例11。535-3-4集成計(jì)數(shù)器3．集成同步十進(jìn)制可逆計(jì)數(shù)器（74LS192）（1）192芯片及邏輯功能

（a）國標(biāo)符號（b）一般符號（c）外引線圖

545-3-4集成計(jì)數(shù)器3．集成同步十進(jìn)制可逆計(jì)數(shù)器（74LS192）（1）192芯片及邏輯功能192的邏輯功能表555-3-4集成計(jì)數(shù)器3．集成同步十進(jìn)制可逆計(jì)數(shù)器（74LS192）（1）192芯片及邏輯功能由上表可知，192具有以下功能：①異步清零②異步置數(shù)③計(jì)數(shù)功能④保持功能565-3-4集成計(jì)數(shù)器3．集成同步十進(jìn)制可逆計(jì)數(shù)器（74LS192）（2）192芯片的應(yīng)用參見教材中例5-12。575-3-5移位計(jì)數(shù)器1．環(huán)型計(jì)數(shù)器四位環(huán)型計(jì)數(shù)器及其狀態(tài)圖

585-3-5移位計(jì)數(shù)器2．扭環(huán)型計(jì)數(shù)器（又稱約翰遜計(jì)數(shù)器）

四位扭環(huán)型計(jì)數(shù)器及其狀態(tài)圖

595-4節(jié)拍脈沖發(fā)生器5-4-1計(jì)數(shù)型節(jié)拍脈沖發(fā)生器5-4-2移位型節(jié)拍脈沖發(fā)生器※5-4-3節(jié)拍脈沖發(fā)生器應(yīng)用舉例605-4-1計(jì)數(shù)型節(jié)拍脈沖發(fā)生器8個(gè)節(jié)拍脈沖的脈沖分配器的邏輯電路圖615-4-1計(jì)數(shù)型節(jié)拍脈沖發(fā)生器8個(gè)節(jié)拍脈沖的脈沖分配器的波形圖

625-4-1計(jì)數(shù)型節(jié)拍脈沖發(fā)生器上述圖中的各波形均為理想化的矩形脈沖，由于觸發(fā)器的翻轉(zhuǎn)存在著延遲，只要相鄰的兩個(gè)二進(jìn)制碼有兩位上以同時(shí)向相反方向變化，就會(huì)有冒險(xiǎn)尖峰產(chǎn)生635-4-1計(jì)數(shù)型節(jié)拍脈沖發(fā)生器抑制冒險(xiǎn)尖峰干擾的辦法：減小尖峰的幅值將異步計(jì)數(shù)器改為同步計(jì)數(shù)器645-4-1計(jì)數(shù)型節(jié)拍脈沖發(fā)生器針對冒險(xiǎn)尖峰產(chǎn)生的原因，通常采用以下方法加以消除：（1）在譯碼電路中加入選通脈沖，以便在觸發(fā)器翻轉(zhuǎn)過程中封鎖譯碼門，待計(jì)數(shù)器的狀態(tài)穩(wěn)定后，譯碼器才有輸出。但這時(shí)的輸出波形與前圖所示的略有不同，即相鄰輸出之間有一段時(shí)間為低電平。（2）采用扭環(huán)型計(jì)數(shù)器，或采用相鄰代碼只有一位不相同的計(jì)數(shù)器。655-4-2移位型節(jié)拍脈沖發(fā)生器扭環(huán)形計(jì)數(shù)器構(gòu)成的節(jié)拍脈沖發(fā)生器

66※5-4-3節(jié)拍脈沖發(fā)生器應(yīng)用舉例m序列碼發(fā)生器（1）每個(gè)周期中，“1”碼出現(xiàn)2n-1次，“0”碼出現(xiàn)2n-1-1次，即0、1出現(xiàn)的概率幾乎相等；（2）序列中連1的數(shù)目是n，連0的數(shù)目是n-1；（3）分布無規(guī)律，具有與白噪聲相似的偽隨機(jī)特性。67※5-5時(shí)序邏輯電路的設(shè)計(jì)5-5-1同步時(shí)序電路的設(shè)計(jì)5-5-2異步時(shí)序電路的設(shè)計(jì)685-5-1同步時(shí)序電路的設(shè)計(jì)同步計(jì)數(shù)器的設(shè)計(jì)可按下列步驟進(jìn)行：

（1）根據(jù)設(shè)計(jì)要求畫原始狀態(tài)圖或原始狀態(tài)表（2）簡化原始狀態(tài)表（3）狀態(tài)分配（狀態(tài)編碼）（4）選擇觸發(fā)器（5）檢查計(jì)數(shù)器能否自啟動(dòng)（6）畫邏輯電路圖695-5-2異步時(shí)序電路的設(shè)計(jì)異步計(jì)數(shù)器的基本步驟：（1）根據(jù)設(shè)計(jì)要求，畫出原始狀態(tài)圖或原始狀態(tài)表（2）確定觸發(fā)器數(shù)目及類型，選擇狀態(tài)編碼（3）畫時(shí)序圖，選擇時(shí)鐘脈沖（4）求狀態(tài)方程、輸出方程，檢查能否自啟動(dòng)（5）求驅(qū)動(dòng)方程（6）畫邏輯電路圖70本章小結(jié)1．時(shí)序邏輯電路的基本特點(diǎn)。在時(shí)序電路中，輸出不僅取決于現(xiàn)在的輸入，而且還與電路的原來狀態(tài)有關(guān)。這是區(qū)別于組合電路的一個(gè)重要特點(diǎn)。因此，從電路組成上看，時(shí)序電路通常包含有觸發(fā)器（存儲(chǔ)電路）和組合電路（門電路）。71本章小結(jié)2．計(jì)數(shù)器應(yīng)用極其廣泛，種類繁多。按計(jì)數(shù)時(shí)鐘脈沖的引入方式分，可分為同步和異步計(jì)數(shù)器；按計(jì)數(shù)長度分，可分為二進(jìn)制、十進(jìn)制及任意進(jìn)制（N進(jìn)制）計(jì)數(shù)器；按計(jì)數(shù)值的增減方式分，可分為加法、減法及可逆計(jì)數(shù)器（或叫加/減計(jì)數(shù)器）。72本章小結(jié)3．寄存器是利用觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)來寄存0和1兩個(gè)數(shù)碼的。一般寄存器應(yīng)具有清除、接收、移位、保存和輸出數(shù)碼的功能。73本章小結(jié)4．節(jié)拍脈沖發(fā)生器（分配器）由計(jì)數(shù)器和譯碼器構(gòu)成，有計(jì)數(shù)型和移位型兩種類型。在時(shí)鐘脈沖的作用下，在其輸出端可順序輸出一串脈沖（節(jié)拍脈沖）。為消除冒險(xiǎn)尖峰，可采用扭環(huán)型計(jì)數(shù)器。74本章小結(jié)5．序列脈沖發(fā)生器由移位寄存器和組合門電路構(gòu)成，有計(jì)數(shù)型和移位型兩種類型。在時(shí)鐘脈沖的作用下，在其輸出端可順序輸出周期性的串行序列信號。這些信號在一個(gè)周期內(nèi)，1和0數(shù)碼按一定的順序排列，并以此不斷循環(huán)。

按所產(chǎn)生的序列循環(huán)長度M和觸發(fā)器數(shù)目n的關(guān)系，可分為3種：①最長循環(huán)長度序列脈沖發(fā)生器，循環(huán)長度M=2n；②最長線性序列脈沖發(fā)生器，循環(huán)長度M=2n-1；③任意循環(huán)長度序列脈沖發(fā)生器，循環(huán)長度M＜2n-1。75本章小結(jié)6．時(shí)序電路的分析方法。時(shí)序電路分析的關(guān)鍵是求出狀態(tài)方程和輸出方程。首先寫出時(shí)鐘方程和驅(qū)動(dòng)方程，然后代入觸發(fā)器的特性方程，從而得到描述觸發(fā)器狀態(tài)轉(zhuǎn)換規(guī)律的狀態(tài)方程。根據(jù)狀態(tài)方程和輸出方程，就可以列出狀態(tài)表，畫出狀態(tài)圖（或時(shí)序圖），從而可判斷電路的邏輯功能。76本章小結(jié)7．時(shí)序電路的設(shè)計(jì)方法。本章簡要介紹了用中小規(guī)模集成電路（組件）構(gòu)成計(jì)數(shù)器及脈沖發(fā)生器的設(shè)計(jì)方法。隨著集成電路技術(shù)的日益發(fā)展，各種類型的集成計(jì)數(shù)器等集成組件已大量生產(chǎn)和使用，這就使得數(shù)字系統(tǒng)的設(shè)計(jì)發(fā)生了根本的變化。為了減少組件的數(shù)目、提高電路的可靠性、降低成本，目前數(shù)字系統(tǒng)普遍采用中、大規(guī)模集成電路。77（續(xù)上）因此，數(shù)字系統(tǒng)設(shè)計(jì)的主要問題是考慮選擇合適的集成電路，用最簡單的連接方式構(gòu)成滿足需要的邏輯電路系統(tǒng)。這樣，利用集成計(jì)數(shù)器或集成寄存器來構(gòu)成N進(jìn)制計(jì)數(shù)器或脈沖發(fā)生器的常用方法就顯得愈加重要，例如，反饋歸零法、預(yù)置數(shù)法和級聯(lián)法等方法。由于這幾種方法簡便、容易掌握，因此應(yīng)用十分廣泛。78思考題與習(xí)題1．選擇填空（1）時(shí)序電路可由（

）組成。A.門電路

B.觸發(fā)器或觸發(fā)器與門電路

C.觸發(fā)器或門電路（2）時(shí)序電路輸出狀態(tài)的改變（

）。A.僅與該時(shí)刻輸入信號的狀態(tài)有關(guān)B.僅與時(shí)序電路的原狀態(tài)有關(guān)C.與所述的兩個(gè)狀態(tài)都有關(guān)2．由下列數(shù)目的觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器，能有多少種狀態(tài)？（1）4 （2）8 （3）103．二進(jìn)制加法計(jì)數(shù)器從0計(jì)到下列數(shù)，需要多少個(gè)觸發(fā)器？（1）3 （2）5 （3）7 （4）14 （5）60 （6）12779思考題與習(xí)題5．試比較同步和異步二進(jìn)制計(jì)數(shù)器的優(yōu)缺點(diǎn)。6．怎樣判斷一個(gè)計(jì)數(shù)器是同步的還是異步的？分析異步計(jì)數(shù)器時(shí)，要注意什么問題？7．移位寄存器與數(shù)碼寄存器有何不同？8．如圖5-72所示為一個(gè)由D觸發(fā)器構(gòu)成的異步計(jì)數(shù)器，試畫出其狀態(tài)圖與時(shí)序圖，并簡要說明其邏輯功能。圖5-72題5-8圖80思考題與習(xí)題9．分析如圖5-73所示時(shí)序電路的邏輯功能。

圖5-73題5-9圖

81思考題與習(xí)題10．單向移位（右移）寄存器如圖5-11所示，當(dāng)串行輸入數(shù)據(jù)DSR為1011時(shí)，試畫出其工作時(shí)序圖，并說明各需要幾個(gè)CP脈沖可分別完成數(shù)據(jù)的并行輸出和串行輸出？

11．分析如圖5-74（a）所示時(shí)序電路的邏輯功能。要求根據(jù)如圖5-74（b）所示輸入信號波形，對應(yīng)畫出輸出Q1、Q2的波形。

圖5-74題5-11圖82思考題與習(xí)題12．用示波器測得計(jì)數(shù)器的三個(gè)輸出端Q2、Q1、Q0波形如圖5-75所示，試確定該計(jì)數(shù)器的模（為幾進(jìn)制）。

圖5-75題5-12圖

83思考題與習(xí)題13．如圖5-76所示為扭環(huán)型計(jì)數(shù)器電路，試比較它與環(huán)形計(jì)數(shù)器在結(jié)構(gòu)上的區(qū)別。若電路初態(tài)Q3Q2Q1Q0預(yù)置為0000，隨著CP脈沖的輸入，試分析其輸出狀態(tài)的變化，畫出狀態(tài)圖，并簡要說明其計(jì)數(shù)規(guī)律。圖5-76題5-13圖84思考題與習(xí)題14．已知某計(jì)數(shù)器的電路如圖5-77所示。試分析該計(jì)數(shù)器的性質(zhì)，并畫出工作波形。設(shè)電路初始狀態(tài)為0。圖5-77題5-14圖85思考題與習(xí)題15．分析如圖5-78所示的計(jì)數(shù)器電路，判斷它是幾進(jìn)制計(jì)數(shù)器，有無自啟動(dòng)能力。圖5-78題5-15圖86思考題與習(xí)題16．分析如圖5-79所示的電路，寫出方程，列出狀態(tài)轉(zhuǎn)換表，判斷是幾進(jìn)制計(jì)數(shù)器，有無自啟動(dòng)能力。

圖5-79題5-16圖

87思考題與習(xí)題17．反饋歸零法的主要缺點(diǎn)是存在不可靠歸零，為了使其可靠歸零，可采取什么措施？18．用74LS290分別構(gòu)成8421BCD碼的三進(jìn)制及七進(jìn)制計(jì)數(shù)器。19．用兩片290構(gòu)成的電路如圖5-80所示，試分析它為幾進(jìn)制計(jì)數(shù)器？

圖5-80題5-19圖88思考題與習(xí)題20．采用反饋歸零法，分別用74LS161及74LS192構(gòu)成五進(jìn)制計(jì)數(shù)器。21．采用進(jìn)位輸出置最小數(shù)法，分別用161及192構(gòu)成七進(jìn)制計(jì)數(shù)器。22．采用預(yù)置數(shù)法，用161構(gòu)成起始狀態(tài)為0100的十一進(jìn)制計(jì)數(shù)器。23．如圖5-81所示是用161構(gòu)成的N進(jìn)制計(jì)數(shù)器，試分析其為幾進(jìn)制計(jì)數(shù)器？

圖5-81題5-23圖

89思考題與習(xí)題24．如圖5-82所示是用160構(gòu)成的N進(jìn)制計(jì)數(shù)器，試分析其為幾進(jìn)制計(jì)數(shù)器？