中南大學信息科學與工程學院計算機組成原理虛擬實驗指導書

計算機組成原理實驗指導書(虛擬實驗系統(tǒng))中南大學計算機軟件系虛擬實驗室2013年12月實驗11位全加器實驗目的掌握全加器的原理及其設計方法。熟悉組成原理虛擬教學平臺的使用。實驗設備與非門（3片）、異或門（2片）、開關若干、指示燈若干實驗原理1位二進制加法器單元有三個輸入量：兩個二進制數Ai，Bi和低位傳來的進位信號Ci，兩個輸出量：本位和輸出Si以及向高位的進位輸出C(i+1)，這種考慮了全部三個輸入量的加法單元稱為全加器。來實驗要求利用基本門搭建一個全加器，并完成全加器真值表。實驗步驟各門電路芯片引腳顯示于組件信息欄。1.測從組件信息欄中添加所需組件到實驗流程面板中，按照圖1.1所示搭建實驗。圖1.1組合邏輯電路實驗流程圖2.打開電源開關，按表1設置開關的值，完成表1-1。表1-1輸入輸出AiBiCiSiC(i+1)000001010011100101110111實驗2算術邏輯運算實驗實驗目的了解運算器的組成結構掌握運算器的工作原理掌握簡單運算器的組成以及數據傳送通路驗證運算功能發(fā)生器（74LS181）的組合功能實驗設備74LS181（2片）,74LS273(2片),74LS245(2片),開關若干,燈泡若干,單脈沖一片實驗原理實驗中所用的運算器數據通路圖如圖2.1所示，實驗中的運算器由兩片74LS181以并/串形式構成8位字長的ALU。運算器的輸出經過一個三態(tài)門（74LS245）和數據總線相連，運算器的兩個數據輸入端分別由兩個鎖存器（74LS373）鎖存，鎖存器的輸入連至數據總線，數據開關用來給出參與運算的數據(A和B)，并經過一個三態(tài)門（74LS245）和數據顯示燈相連，顯示結果。74LS181：完成加法運算74LS273：輸入端接數據開關，輸出端181。在收到上升沿的時鐘信號前181和其輸出數據線之間是隔斷的。在收到上升沿信號后，其將輸出端的數據將傳到181，同時，作為觸發(fā)器，其也將輸入的數據進行保存。因此，通過增加該芯片，可以通過順序輸入時鐘信號，將不同寄存器中的數據通過同一組輸出數據線傳輸到181芯片的不同引腳之中74LS245：相當于181的輸出和數據顯示燈泡組件之間的一個開關，在開始實驗后將其打開，可以使181的運算結果輸出并顯示到燈泡上圖2.1運算器通路圖實驗步驟1.選擇實驗設備：根據實驗原理圖，將所需要的組件從組件列表中拖到實驗設計流程欄中。搭建實驗流程：將已選擇的組件進行連線（鼠標從一個引腳的端點拖動到另一組件的引腳端，即完成連線）。搭建好的實驗流程圖如圖2.2所示。圖2.2運算器實驗流程圖2.初始化各芯片的控制信號，仔細檢查無誤后點擊【電源開/關】按鈕接通電源，用二進制數碼開關向DR1和DR2寄存器置數。具體操作步驟圖示如下： 其中T4的脈沖信號通過鼠標雙擊單脈沖產生。3.檢驗DR1和DR2中存的數是否正確，具體操作為：關閉數據輸入三態(tài)門（SW-B=1），打開ALU輸出三態(tài)門（ALU-B=0），當置S3、S2、S1、S0、M為１１１１１時，總線指示燈顯示DR1中的數，而置成１０１０１時總線指示燈顯示DR2中的數。4.驗證74LS181的算術運算和邏輯運算功能（采用正邏輯）在給定DR1=65、DR2=A7的情況下，改變運算器的功能設置，觀察運算器的輸出，填入下表2-2中，并和理論分析進行比較、驗證。74LS181的功能見表2-1，A和B分別表示參與運算的兩個數，“+”表示邏輯或，“加”表示算術求和。表2-1MACROBUTTONMTEditEquationSection2SEQMTEqn\r\hSEQMTSec\r1\hSEQMTChap\hS3S2S1S0M=0（算術運算）M=1（邏輯運算）CN=1(無進位)CN=0(有進位)0000F=AF=A加1F=0001F=A+BF=(A+B)加1F=0010F=A+F=(A+)加1F=B0011F=0減1F=0F=00100F=A+AF=A加A加1F=0101F=（A+B）加AF=(A+B)加A加1F=0110F=A減B減1F=A減BF=0111F=A減1F=AF=A1000F=A加ABF=A加AB加1F=+B1001F=A加BF=A加B加1F=1010F=（A+）加ABF=(A+)加AB加1F=B1011F=AB減1F=ABF=AB1100F=A加AF=A加A加1F=11101F=(A+B)加AF=(A+B)加A加1F=A+1110F=(A+)加AF=(A+)加A加1F=A+B1111F=A減1F=AF=A表2-2DR1DR2S3S2S1S0M=0（算術運算）M=1（邏輯運算）CN=1(無進位)CN=0(有進位)65A70000F=()F=()F=()65A70001F=()F=()F=()65A70010F=()F=()F=()65A70011F=()F=()F=()65A70100F=()F=()F=()65A70101F=()F=()F=()65A70110F=()F=()F=()65A70111F=()F=()F=()65A71000F=()F=()F=()65A71001F=()F=()F=()65A71010F=()F=()F=()65A71011F=()F=()F=()65A71100F=()F=()F=()65A71101F=()F=()F=()65A71110F=()F=()F=()65A71111F=()F=()F=()思考與分析1.運算器主要由哪些器件組成？怎樣連接這些器件？實驗3存儲器實驗實驗目的掌握靜態(tài)存儲隨機存儲器RAM的工作特性掌握靜態(tài)存儲隨機存儲器RAM的讀寫方法實驗設備74LS273（一片），靜態(tài)存儲器MEMORY6116（一片），與門（一片），與非門（一片），單脈沖（一片）,開關若干，燈泡若干實驗原理在微機系統(tǒng)中，常用的靜態(tài)RAM有6116、6264、62256等。在本實驗中使用的是6116。6116為2K╳8位的靜態(tài)RAM，其邏輯圖3.1如下：圖3.16116邏輯圖其中A0～10為11根地址線，I/O0～7為8根數據線，CS為片選端，OE為數據輸出選通端，WR為寫信號端。其工作方式見下表3-1：表3-1工作方式表控制信號CSOEWR數據線讀LLH輸入寫LXL輸出非選HXX高阻態(tài)實驗所用的半導體靜態(tài)存儲器電路原理如圖3.2所示，實驗中的靜態(tài)存儲器一片6116（2K×8）構成，其數據線接至數據總線，地址線由地址鎖存器（74LS273）給出。地址燈AD0—AD7與地址線相連，顯示地址線內容。數據開關經一三態(tài)門（74LS245）連至數據總線，分時給出地址和數據。圖3.2存儲器實驗原理圖因地址寄存器為8位，接入6116的地址A7—A0，而高三位A8—A10接地，所以其實際容量為256字節(jié)。6116有三個控制線：CE（片選線）、OE（讀線）、WE（寫線）。當片選有效（CE=0）時，OE=0時進行讀操作，WE=0時進行寫操作。本實驗中將OE常接地，在此情況下，當CE=0、WE=0時進行讀操作，CE=0、WE=1時進行寫操作，其寫時間與T3脈沖寬度一致?？刂菩盘朣W-B為低電平有效，控制信號LDAR為高電平有效。實驗步驟1.選擇實驗設備：根據實驗原理圖，將所需要的組件從組件列表中拖到實驗設計流程欄中。搭建實驗流程：將已選擇的組件進行連線（鼠標從一個引腳的端點拖動到另一組件的引腳端，即完成連線）。搭建好的實驗流程圖如圖3.3所示。圖3.3存儲器實驗流程圖2.初始化各芯片的控制信號，仔細檢查無誤后點擊【電源開/關】按鈕接通電源。3.寫存儲器。給存儲器的00、01、02、03、04地址單元中分別寫入數據11H、12H、13H、14H、15H。 由圖3.2存儲器實驗原理圖看出，由于數據和地址全由一個數據開關給出，因此要分時地給出。下面的寫存儲器要分兩個步驟，第一步寫地址，先關掉存儲器的片選（CE=1），打開地址鎖存器門控信號（LDAR=1），打開數據開關三態(tài)門（SW-B=0），由開關給出要寫入的存儲單元的地址，雙擊單脈沖產生T3脈沖將地址輸入到地址鎖存器；第二步寫數據，關掉地址鎖存器門控信號（LDAR=0），打開存儲器片選，使之處于寫狀態(tài)（CE=0，WE=1），由開關給出此單元要寫入的數據，，雙擊單脈沖產生T3脈沖將數據寫入到當前的地址單元中。寫其他單元依次循環(huán)上述步驟。寫存儲器流程如圖3.4所示（以向00號單元寫入11H為例）。圖3.4寫存儲器流程圖4.讀存儲器。依次讀出第00、01、02、03、04號單元中的內容，觀察上述各單元中的內容是否與前面寫入的一致。同寫操作類似，讀每個單元也需要兩步，第一步寫地址，先關掉存儲器的片選（CE=1），打開地址鎖存器門控信號（LDAR=1），打開數據開關三態(tài)門（SW-B=0），由開關給出要寫存儲單元的地址，雙擊單脈沖產生T3脈沖將地址輸入到地址鎖存器；第二步讀存儲器，關掉地址鎖存器門控信號（LDAR=0），關掉數據開關三態(tài)門（SW-B=1），片選存儲器，使它處于讀狀態(tài)（CE=0，WE=0），此時數據總線上顯示的數據即為從存儲器當前地址中讀出的數據內容。讀其他單元依次循環(huán)上述步驟。讀存儲器操作流程如圖3.5所示（以從00號單元讀出11H數據為例）圖3.5讀存儲器流程圖思考與分析1.由兩片6116（2K*8）怎樣擴展成（2K*16）或（4K*8）的存儲器？怎樣連線？實驗4總線基本實驗實驗目的掌握靜態(tài)存儲隨機存儲器RAM的工作特性掌握靜態(tài)存儲隨機存儲器RAM的讀寫方法實驗設備74LS374（一片），74LS245（一片），74LS273（一片），靜態(tài)存儲器MEMORY6116（一片），8位數據排線（一片），與門（兩片），與非門（一片），單脈沖（三片）,開關若干，燈泡若干。實驗原理總線傳輸實驗框圖如圖4.1所示，它將幾種不同的設備掛至總線上，有存儲器、輸入設備、輸出設備、寄存器。這些設備都需要有三態(tài)輸出控制，按照傳輸要求恰當有序的控制它們，就可實現總線信息傳輸。圖4.1總線傳輸實驗框圖總線基本實驗要求如下：根據掛在總線上的幾個基本部件，設計一個簡單的流程。（1）輸入設備將一個數輸入R0寄存器。（2）輸入設備將另一個數輸入地址寄存器。（3）將R0寄存器中的數寫入到當前地址的存儲器中。（4）將當前地址的存儲器中的數用LED數碼管顯示。實驗步驟1.選擇實驗設備：根據實驗原理圖，將所需要的組件從組件列表中拖到實驗設計流程欄中。搭建實驗流程：將已選擇的組件進行連線（鼠標從一個引腳的端點拖動到另一組件的引腳端，即完成連線）。搭建好的實驗流程圖如圖4.3所示。2.初始化各芯片的控制信號，仔細檢查無誤后點擊【電源開/關】按鈕接通電源。圖4.2總線基本實驗流程圖3.實驗的具體操作步驟如圖4.2所示。首先應關閉所有三態(tài)門（SW-B=1，CS=1，R0-B=1，LED-B=1），并將關聯的信號置為：LDAR=0，LDR0=0，W/R（RAM）=1，W/R（LED）=1。然后參照如下操作流程，先給數據開關置數，打開數據輸出三態(tài)門，開關LDR0置1，并雙擊旁邊的單脈沖，使產生一個上升沿將數據輸入到R0中；然后繼續(xù)給數據開關置數，開關LDAR置1，并雙擊旁邊的單脈沖，使產生一個上升沿將數據輸入到AR中；關閉數據開關三態(tài)門，打開R0寄存器輸出控制（開關LDR0和開關R0-B都置0），使存儲器處于寫狀態(tài)（W/R=0、CS=0）將R0中的數寫到存儲器中；關閉存儲器片選，關閉R0寄存器輸出（開關R0-B置0），使存儲器處于讀狀態(tài)（W/R=1、CS=0）。圖4.3實驗步驟圖實驗5模型機實驗實驗目的掌握微程序執(zhí)順序強制改變的原理掌握機器指令與微程序的對應關系掌握機器指令的執(zhí)行流程本實驗提供了五條機器指令，編寫相應的微程序，并調試驗證，形成整機概念。實驗設備74LS181芯片兩片，memory6116一片，微程序控制存儲器芯片一片，編譯器芯片一片，八位同步計數器芯片一片，ALU_G芯片一片，PC_G芯片一片，74LS273芯片若干，輸入，輸出芯片各一片，選擇器芯片若干，連接器芯片若干，燈泡若干，開關若干等。實驗原理模型機在微程序控制下自動產生各部件單元控制信號，實現特定指令的功能。這里，計算機數據通路的控制將由微程序控制器來完成，CPU從內存中取出一條機器指令到指令執(zhí)行結束的一個指令周期全部由微指令組成的序列來完成，即一條機器指令對應一段微程序。本實驗采用五條機器指令：IN（輸入）、ADD（二進制加法）、STA（存數）、OUT（輸出）、JMP（無條件轉移），其指令格式如下（前４位為操作碼）：助記符機器指令碼說明IN 00000000“INPUTDEVICE”中的開關狀態(tài)–>ROADDaddr00010000××××××××二進制加法R0+[addr]–>R0STAaddr00100000××××××××存數RO–>[addr]OUTaddr00110000××××××××輸出[addr]–>LEDJMPaddr01000000××××××××無條件轉移addr–>PC其中IN為單字長（８位）指令，其余為雙字長指令，××××××××為addr對應的二進制地址碼。圖5.1模型機數據通路圖根據模型機的數據通路圖（如圖5.1所示）和指令的要求定義微代碼如下：表1微代碼定義微程序24~21201918171615~1312~109~76~1控制信號S3~S0MCNRDM17M16ABPuA5~uA0表2A、B、P字段A字段B字段P字段151413控制信號121110控制信號987控制信號000000000001LDRI001RS_G001P1010LDDR1010RD_G010P2011LDDR2011RI_G011P3100LDIR100299_G100P4101LOAD101ALU_G101AR110LDAR110PC_G110LDPC表中μA5～μA0為6位后續(xù)微地址，A、B、C為三個譯碼字段，分別由三個控制位譯碼出多位。P字段中的P（1）～P（4）是四個測試字位。其功能是根據機器指令及相應微代碼進行譯碼，使微程序轉入相應的微地址入口，從而實現微程序的順序、分支、循環(huán)運行。B字段中的RS-B、RD-B、RI-B分別為源寄存器選通信號、目的寄存器選通信號及變址寄存器選通信號，其功能是根據機器指令來進行三個工作寄存器R0、R1及R2的選通譯碼。A字段中的LDRI為從輸入設備組件中讀入數據使能控制信號。系統(tǒng)涉及到的微程序流程如圖5.2所示，這里“取指”是公用微指令，為了能確定不同機器指令有各自不同的微程序轉向，我們在這里以指令寄存器的前４位（IR7～IR4）作為測試條件，引入了P（1）指令測試字段，如此，對于五條機器指令，就可以有五路P（1）測試分支，對于每一指令分別予以微程序解釋。由圖5.2微程序流程圖中可以看到，在執(zhí)行機器指令IN的時候要執(zhí)行三條微指令：01、02和10，每個微指令需要一個CPU周期來執(zhí)行，所以執(zhí)行一條機器指令IN需要三個CPU周期。圖5.2微程序流程圖當全部微程序設計完畢后，應將每條微指令代碼化，表3即為將圖5.2的微程序流程圖按微指令格式轉化而成的二進制微代碼表。表3二進制代碼表微地址S3S2S1S0MCNWEM17M16ABPμA5…μA000000000011000000100010000010000000111101101100000100200000000110000000100100003000000001110000000000100040000000010110000000001010500000001101000100000011006100101011001101000000001070000000011100000000011011000000000000100000000000111000000011110110110000011120000000111101101100001111300000001111011011000111014000000011110110110010110150000001010000010000000011600000000111000000000111117000000001010000000010101200000000111101101100100102100000001111011011001010022000000001010000000010111230000000110000000000000012400000000001000000001100025000001110000101000000001260000000011010001100000012700000111000010100001000030000001101000101000010000本實驗設計機器指令程序如表4所示。表4實驗中機器指令解釋表地址(二進制)內容(二進制)助記符說明0000000000000000IN將輸入數據送R0寄存器0000000100010000ADD[0AH]RO+[0AH]—>R00000001000001010地址0000001100100000STA[0BH]R0—>[0BH]0000010000001010地址0000010100110000OUT[0BH][0BH]—>LED0000011000001011地址0000011101000000JMP[00H]00H—>PC0000100000000000跳轉地址0000101000000001加數，可自定00001011求和結果保存在0B單元中本程序使用五條機器指令編寫指令程序，內存映象(裝入起始地址00H)如表4。本程序從輸入設備組件中讀入數據，與內存組件中地址為OAH中的數據進行相加，和存入內存中的OBH中，并在輸出設備組件中顯示，本程序不斷循環(huán)運行，直到用戶中斷實驗。平臺中模型機搭建說明如下：模型機的組成結構復雜，引腳很多，所以連線很復雜，模型機的連線圖如圖5.3所示，在搭建模型機圖的時候最好參考圖5.1中的模型機結構圖，這里將模型機分成五個部分來讓大家看清模型機中各個組件的連線方法。這五個部分包括：模型機各個組件之間的數據連線、模型機微控中的控制信號的連線、模型機脈沖信號的連線、模型機中用來對組件進行功能控制的開關的連線及開關值的設置、模型機通用寄存器的連線。圖5.3模型機的連線總圖1）各個組件之間數據信號的連線如圖5.4所以為模型機各個組件之間的數據信號連線圖，在平臺菜單欄“實驗參考圖”中“模型機各個部件的連接關系圖”可以看得更清晰，其中大多數用到了4、8、3連線組，同時可以看到大多數組件是與數據總線相連接的。組件之間的通路可以參考圖1中各個組件的連接關系。圖5.4各個組件的數據信號連線圖２）微程序控制信號的連線如圖5.5所以為模型機微程序控制信號的連線圖，在平臺菜單欄“實驗參考圖”中“模型機的控制信號連法圖”可以看得更清晰，其中主要是展示微控制存儲器的24個控制信號應該怎樣連接到其他的各個組件，以控制它們的工作。圖5.5微程序控制信號的連法圖微控制存儲器輸出的24為信號中A、B和P字段需要經過３個譯碼器譯碼出多個控制信號，如表5所示，其中LDRI信號對應圖1模型機結構圖中的ＳＷ＿Ｇ使能控制信號，Ｐ１～Ｐ４是用于微程序執(zhí)行時的條件測試。表5A、B、P字段的譯碼信號A字段B字段P字段151413控制信號121110控制信號987控制信號000000000001LDRI001RS_G001P1010LDDR1010RD_G010P2011LDDR2011RI_G011P3100LDIR100299_G100P4101LOAD101ALU_G101AR110LDAR110PC_G110LDPCB字段中的RS-G、RD-G、RI-G分別為源寄存器選通信號、目的寄存器選通信號及變址寄存器選通信號，其功能是根據機器指令進行三個工作寄存器R0、R1及R2的選通譯碼，其原理圖如圖5.6，圖中I0~I3為指令寄存器的第0~3位，LDRi為打入工作寄存器信號的譯碼器使能控制位。圖5.6中RS-B、