組合邏輯電路課件_第1頁(yè)
組合邏輯電路課件_第2頁(yè)
組合邏輯電路課件_第3頁(yè)
組合邏輯電路課件_第4頁(yè)
組合邏輯電路課件_第5頁(yè)
已閱讀5頁(yè),還剩37頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第5章組合邏輯電路基本組合邏輯電路組合邏輯電路的設(shè)計(jì)方法用與非和或非門設(shè)計(jì)邏輯電路孫衛(wèi)強(qiáng)第5章組合邏輯電路基本組合邏輯電路1

組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinationallogiccircuit)輸出只依賴于當(dāng)前的輸入(輸入變,則輸出變)例如0-15之間的素?cái)?shù)檢測(cè)器無記憶的電路時(shí)序邏輯電路(Sequentiallogiccircuit)輸出依賴于當(dāng)前的輸入和當(dāng)前電路的狀態(tài)(以往的輸入)例如右圖中的電路有記憶的電路組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinati2組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路3基本組合邏輯電路與或門(AND-OR,74HC58)與或非門(AND-OR-Invert,74LS51/54)異或門同或門基本組合邏輯電路與或門(AND-OR,74HC58)474HC58雙與或門74HC58雙與或門5例5-1用與或門設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路,檢測(cè)三個(gè)儲(chǔ)油罐中化學(xué)液體的剩余量。當(dāng)三個(gè)儲(chǔ)油罐中的兩個(gè)液體儲(chǔ)量少于預(yù)設(shè)值時(shí),發(fā)出報(bào)警信號(hào)。例5-1用與或門設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路,檢測(cè)三個(gè)6組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路7根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例:AB+CDE例:AB(CD’+EF)設(shè)計(jì)邏輯電路,其邏輯功能符合如下邏輯表達(dá)式根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例:AB+CDE設(shè)計(jì)邏輯電路,其邏8根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputXABC00000010010001111001101011001110按照真值表寫出標(biāo)準(zhǔn)SOP形式按照SOP表達(dá)式畫出電路圖設(shè)計(jì)一個(gè)邏輯電路,其邏輯功能符合如下真值表X=A’BC+AB’C’根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputABC000009根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB’CD+A’BCD設(shè)計(jì)一個(gè)四輸入的邏輯電路,只在四個(gè)輸入中有三個(gè)為1時(shí)輸出1按照邏輯功能描述寫出標(biāo)準(zhǔn)SOP形式,或者畫出真值表畫出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB10根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸入數(shù)為素?cái)?shù)時(shí)輸出1,否則輸出0按照邏輯功能描述寫出標(biāo)準(zhǔn)SOP形式,或者畫出真值表畫出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸11最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式對(duì)該SOP形式進(jìn)行化簡(jiǎn)(卡諾圖、基本公式)實(shí)現(xiàn)化簡(jiǎn)以后的表達(dá)式最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式12組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路13與非門和或非門的通用特性與非門和或非門的通用特性14用與非門得到其它門用與非門得到其它門15用或非門得到其它門詳見課本P239Figure5-19用或非門得到其它門詳見課本P239Figure5-1916用與非門實(shí)現(xiàn)邏輯函數(shù)(a)用與非門實(shí)現(xiàn)ABC+DE(b)用與非門實(shí)現(xiàn)ABC+D’+E’用與非門實(shí)現(xiàn)邏輯函數(shù)(a)用與非門實(shí)現(xiàn)ABC+DE(b)用與17用與非門實(shí)現(xiàn)邏輯函數(shù)用與非門實(shí)現(xiàn)(AB+C’)D+EF用與非門實(shí)現(xiàn)邏輯函數(shù)用與非門實(shí)現(xiàn)(AB+C’)D+EF18與非門及對(duì)偶符號(hào)ABCDEF與非門及對(duì)偶符號(hào)ABCDEF19組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路20作業(yè)2,6d,9d,10c,12,22e,24g,27作業(yè)2,6d,9d,10c,12,22e,24g21第5章組合邏輯電路基本組合邏輯電路組合邏輯電路的設(shè)計(jì)方法用與非和或非門設(shè)計(jì)邏輯電路孫衛(wèi)強(qiáng)第5章組合邏輯電路基本組合邏輯電路22

組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinationallogiccircuit)輸出只依賴于當(dāng)前的輸入(輸入變,則輸出變)例如0-15之間的素?cái)?shù)檢測(cè)器無記憶的電路時(shí)序邏輯電路(Sequentiallogiccircuit)輸出依賴于當(dāng)前的輸入和當(dāng)前電路的狀態(tài)(以往的輸入)例如右圖中的電路有記憶的電路組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinati23組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路24基本組合邏輯電路與或門(AND-OR,74HC58)與或非門(AND-OR-Invert,74LS51/54)異或門同或門基本組合邏輯電路與或門(AND-OR,74HC58)2574HC58雙與或門74HC58雙與或門26例5-1用與或門設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路,檢測(cè)三個(gè)儲(chǔ)油罐中化學(xué)液體的剩余量。當(dāng)三個(gè)儲(chǔ)油罐中的兩個(gè)液體儲(chǔ)量少于預(yù)設(shè)值時(shí),發(fā)出報(bào)警信號(hào)。例5-1用與或門設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路,檢測(cè)三個(gè)27組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路28根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例:AB+CDE例:AB(CD’+EF)設(shè)計(jì)邏輯電路,其邏輯功能符合如下邏輯表達(dá)式根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例:AB+CDE設(shè)計(jì)邏輯電路,其邏29根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputXABC00000010010001111001101011001110按照真值表寫出標(biāo)準(zhǔn)SOP形式按照SOP表達(dá)式畫出電路圖設(shè)計(jì)一個(gè)邏輯電路,其邏輯功能符合如下真值表X=A’BC+AB’C’根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputABC0000030根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB’CD+A’BCD設(shè)計(jì)一個(gè)四輸入的邏輯電路,只在四個(gè)輸入中有三個(gè)為1時(shí)輸出1按照邏輯功能描述寫出標(biāo)準(zhǔn)SOP形式,或者畫出真值表畫出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB31根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸入數(shù)為素?cái)?shù)時(shí)輸出1,否則輸出0按照邏輯功能描述寫出標(biāo)準(zhǔn)SOP形式,或者畫出真值表畫出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸32最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式對(duì)該SOP形式進(jìn)行化簡(jiǎn)(卡諾圖、基本公式)實(shí)現(xiàn)化簡(jiǎn)以后的表達(dá)式最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式33組合邏輯電路基本組合邏輯電路與或門、異或門、與或非門、同或門組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門設(shè)計(jì)邏輯電路將與非和或非門用作通用器件用與非和或非門設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路34與非門和或非門的通用特性與非門和或非門的通用特性35用與非門得到其它門用與非門得到其它門36用或非門得到其它門詳見課本P239Figure5-19用或非門得到其它門詳見課本P239Figure5-1937用與非門實(shí)現(xiàn)邏輯函數(shù)(a)用與非門實(shí)現(xiàn)ABC+DE(b)用與非門實(shí)現(xiàn)ABC+D’+E’用與非門實(shí)現(xiàn)邏輯函數(shù)(a)用與非門實(shí)現(xiàn)ABC+DE(b)用與38用與非門實(shí)現(xiàn)邏輯函數(shù)用與非門實(shí)現(xiàn)(AB+C’)D+EF用與非門實(shí)現(xiàn)邏輯函數(shù)用與非門實(shí)現(xiàn)(AB+C’)D+EF39與非門及對(duì)偶符號(hào)ABCDEF與非門及對(duì)偶

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論