88-《項目6加法計算器的設(shè)計與制作》課件

任務(wù)一計算器數(shù)字顯示電路分析與制作任務(wù)二一位加法計算器的設(shè)計與制作項目6加法計算器的分析與制作任務(wù)一計算器數(shù)字顯示電路分析與制作任務(wù)二一位加法計算器計算器是我們經(jīng)常使用的一種電子產(chǎn)品，能夠?qū)崿F(xiàn)加減乘除。計算器中的加減乘除運算用電路如何實現(xiàn)呢？通過本項目內(nèi)容的學(xué)習(xí)，我們來一起學(xué)習(xí)如何制作一個一位十進制加法計算器。計算器是我們經(jīng)常使用的一種電子產(chǎn)品，能夠?qū)崿F(xiàn)加減乘除。計算器【知識目標(biāo)】1.掌握常用數(shù)制的表示及其相互轉(zhuǎn)換；2.理解編碼的含義，掌握常用的BCD碼；3.掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、寄存器、加法器的邏輯功能和主要用途；4.初步掌握用中規(guī)模集成組合邏輯電路設(shè)計電路的方法；5.了解組合邏輯電路的應(yīng)用。88-《項目6加法計算器的設(shè)計與制作》課件【能力目標(biāo)】1.能借助資料讀懂集成電路的型號，明確各引腳功能；2.具有正確選擇、使用中規(guī)模組合集成電路設(shè)計組合邏輯電路的能力?！灸芰δ繕?biāo)】任務(wù)6.1計算器數(shù)字顯示電路分析與制作通過前面知識的學(xué)習(xí)，我們知道數(shù)字電路中輸入信號是二進制信號，但是我們?nèi)粘Ｖ惺褂玫氖鞘M制，如何實現(xiàn)二進制——十進制的轉(zhuǎn)換呢？同時，計算器的輸入數(shù)據(jù)和輸出結(jié)果需要顯示出來，怎樣進行顯示，通過本節(jié)課內(nèi)容的學(xué)習(xí)，我們共同解決以上問題。任務(wù)6.1計算器數(shù)字顯示電路分析與制作6.1.1數(shù)制與編碼的基礎(chǔ)知識1.數(shù)制數(shù)制是一種計數(shù)的方法，它是進位計數(shù)制的簡稱。目前人們都是按照進位方式實現(xiàn)計數(shù)的，這種計數(shù)制度稱為進位計數(shù)制，簡稱進位制。日常生活中所使用的十進制就是一種典型的計數(shù)進制。除了十進制外，常用的還有二進制、八進制和十進制。6.1.1數(shù)制與編碼的基礎(chǔ)知識（1）十進制十進制是生活中使用最多的進位計數(shù)制。十進制中的基數(shù)是10，每一位數(shù)用0~9表示，數(shù)字中低位和相鄰高位之間的關(guān)系是“逢十進一”，因此稱為十進制，例如(781.56)10=7×102+8×101+1×100+5×10-1+6×10-2上式中使用腳注10表示括號內(nèi)是十進制數(shù)，同理，二進制，八進制和十六進制也可以用腳注2、8、16表示。所以任何一個正十進制數(shù)都可以展開為

D=∑ki×10i

（6-1）式中ki是第i位的系數(shù)，可以取0~9之中的任何一個。10i是第i位數(shù)的權(quán)，若整數(shù)部分位數(shù)為n，小數(shù)部分位數(shù)為m，則i包含了n-1到0的所有正整數(shù)和從-1到m的所有負數(shù)。（1）十進制若以N代替（6.1.1）中的10，就可以得到任意進制（N進制）數(shù)展開式的形式

D=∑ki×Ni

（6-2）式中的ki是第i位的系數(shù)，N稱為計數(shù)的基數(shù)，Ni

稱為第i位的權(quán)，i的取值與式（6-1）中的規(guī)定相同。若以N代替（6.1.1）中的10，就可以得到任意進制（N進制（2）二進制在數(shù)字電路中應(yīng)用最廣泛的的是二進制。二進制的基數(shù)是2，每一位數(shù)僅有0和1兩個數(shù)碼表示，數(shù)字中低位和相鄰高位之間的關(guān)系是“逢二進一”，所以稱為二進制。根據(jù)式（6-2），任何一個二進制數(shù)均可展開為D=∑ki×2i

（6-3）

并計算出它所對應(yīng)的十進制數(shù)的大小。例(111101.11)2=1×25+1×24+1×23+1×22×0×21+1×20+1×2-1+1×2-2=(61.75)10（2）二進制（3）八進制在一些場合也會使用八進制，八進制的基數(shù)是7，有0~7八個不同的數(shù)碼表示，數(shù)字中低位和相鄰高位之間的關(guān)系是“逢八進一”。任何一個八進制數(shù)均可展開為

D=∑ki×2i

（6-4）利用上式可以計算出與之等效的十進制數(shù)值。例如(21.2)8=2×81+1×80+2×8-1=(17.25)10（3）八進制（4）十六進制十六進制中有十六個不同的數(shù)碼，分別用0~9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）表示。計數(shù)的基數(shù)為16，低位和相鄰高位之間是“逢十六進一”。任意一個十六進制數(shù)均可展開為D=∑ki×16i

（6-5）利用上式可以計算出與之等效的十進制數(shù)值。例如(2F.C)16=2×161+15×160+12×16-1=(47.75)10（4）十六進制表6-1十進制、二進制、八進制、十六進制數(shù)的對照表十進制數(shù)二進制數(shù)八進制數(shù)十六進制數(shù)00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F16100002010表6-1十進制、二進制、八進制、十六進制數(shù)的對照表十進制數(shù)2.數(shù)制轉(zhuǎn)換（1）十進制數(shù)轉(zhuǎn)換為二進制數(shù)十進制數(shù)轉(zhuǎn)為二進制數(shù)，應(yīng)對十進制數(shù)的整數(shù)部分與小數(shù)部分分別進行轉(zhuǎn)換，然后再將轉(zhuǎn)換后的二進制數(shù)加起來。首先討論整數(shù)的轉(zhuǎn)換。假設(shè)十進制整數(shù)為(D)10，對應(yīng)的等值二進制數(shù)為(knkn-1kn-2…k0)2，則依式（6-3）可知(D)10=kn×2n+kn-1×2n-1+kn-2×2n-2+……+k1×21+k0×20=2（kn×2n-1+kn-1×2n-2+kn-2×2n-3+……+k1）+k0若將上式兩邊同除以2，可得到商為kn×2n-1+kn-1×2n-2+kn-2×2n-3+……+k1，余數(shù)為k0，同理將商kn×2n-1+kn-1×2n-2+kn-2×2n-3+……+k1再除以2，得到余數(shù)為k1，以此類推，反復(fù)將得到的商再除以2，就可以得到二進制數(shù)的每一位的系數(shù)了。2.數(shù)制轉(zhuǎn)換例6.1將十進制數(shù)(39)10轉(zhuǎn)為二進制數(shù)。解：然后討論小數(shù)的轉(zhuǎn)換。假設(shè)十進制小數(shù)為(D)10，對應(yīng)的等值二進制數(shù)為(0.k-1k-2-1k-3…k-n)2，則依式（6-3）可知(D)10=k-1×2-1+k-2×2-2+k-3×2-3+……+k-n×2-n將上式兩邊同乘以2可得2(D)10=k-1+（k-2×2-1+k-3×2-2+……+k-n×2-n+1）（6-6）例6.1將十進制數(shù)(39)10轉(zhuǎn)為二進制數(shù)。由式（6-6）可知，小數(shù)部分乘以2所得乘積的整數(shù)部分即為k-1，同理，將乘積的小數(shù)部分繼續(xù)乘2，依次下去，直到乘積是0或達到要求的精度，乘積的整數(shù)部分即為對應(yīng)的二進制數(shù)的小數(shù)部分。例6.2將十進制數(shù)(0.75)10轉(zhuǎn)為二進制數(shù)。解：0.75×2=1.5整數(shù)部分=1…………最高位0.5×2=1整數(shù)部分=1…………最低位所以(0.75)10=(0.11)2由式（6-6）可知，小數(shù)部分乘以2所得乘積的整數(shù)部分即為k-（2）二進制轉(zhuǎn)為十六進制因為十六進制的基數(shù)16=24，所以每一位十六進制數(shù)可以用4位二進制數(shù)構(gòu)成。因此，二進制轉(zhuǎn)為十六進制數(shù)的方法是：整數(shù)部分從低位開始，每4位二進制一組，到最高位不足4位的，在高位補0補足4位；小數(shù)部分從高位開始，每4位二進制一組，最后不足4位的，在低位補足4位，然后用對應(yīng)的十六進制數(shù)代替4位二進制數(shù)。按原來順序?qū)懗鰧?yīng)的十六進制數(shù)。例6.3將二進制數(shù)(10110101011.10011)2轉(zhuǎn)為十六進制數(shù)。解：

010110101011.10011000

↓

↓

↓

↓

↓4AB98所以

(10110101011.10011)2=(4AB.98)16（2）二進制轉(zhuǎn)為十六進制（3）二進制轉(zhuǎn)十六進制將每位十六進制數(shù)用4位二進制數(shù)代替，再按原來的順序?qū)懗鰜砑纯傻玫较鄳?yīng)的二進制數(shù)。例6.4將十六進制數(shù)(5F8D2.62)16轉(zhuǎn)為二進制數(shù)。解：5F8D2.62

↓

↓

↓

↓

↓

↓

↓0101111110001101001001100010所以(5F8D2.62)16=(1011111100011010010.0110001)2（4）二進制轉(zhuǎn)八進制二進制轉(zhuǎn)八進制的方法與二進制轉(zhuǎn)十六進制的方法基本相同。因為八進制的基數(shù)8=23，所以二進制轉(zhuǎn)八進制的時，將每三位一組轉(zhuǎn)為對應(yīng)的八進制數(shù)。（3）二進制轉(zhuǎn)十六進制3.常用的編碼數(shù)字系統(tǒng)中，二進制代碼不僅可以表示數(shù)值的大小，而且還常用來表示特定的信息。將若干二進制數(shù)碼0和1按一定規(guī)則排列起來表示某種特定含義的代碼，稱為二進制代碼。比如，每個同學(xué)的學(xué)號，在教務(wù)系統(tǒng)中用來區(qū)分不同的同學(xué)，并不表示數(shù)值的大小。下面介紹幾種數(shù)字電路中常用的二進制代碼。將十進制數(shù)的0~9是個數(shù)字用4位二進制數(shù)表示的代碼，稱為二–十進制代碼。十進制數(shù)中有十個不同的數(shù)碼，因此需要用4位二進制數(shù)來表示。下表中給出了幾種常用的二–十進制代碼。3.常用的編碼表6-2常用的二–十進制代碼表8421碼5421碼2421碼格雷碼余3碼000000000000000000011100010001000100010100200100010001000110101300110011001100100110401000100010001100111501011000101101111000601101001110001011001701111010110101001010810001011111011001011910011100111110001100編碼類型十進制數(shù)表6-2常用的二–十進制代碼表8421碼5421碼24218421碼：又稱BCD碼，是最常用的十進制編碼。其每位的權(quán)為8、4、2、1，按公式展開，即可得對應(yīng)的十進制數(shù)，如(0111)2＝1×22＋1×21+1×20＝75421碼也是有權(quán)碼，其每位的權(quán)為5、4、2、1，如(1010)2=1×5＋1×2＝7。2421碼是有權(quán)碼，其每位的權(quán)為2、4、2、1，如(1100)2=1×2＋1×4＝6，與余3碼相同0和9、1和8、2和7…是互為反碼。另外當(dāng)任何兩個這樣的編碼值相加等于9時，結(jié)果的4個二進制碼一定都是1111。格雷碼：也叫循環(huán)碼，特點是任何相鄰的兩個碼組中，僅有一位代碼不同，抗干擾能力強。余3碼不是有權(quán)碼，由于它按二進制展開后十進制數(shù)比所表示的對應(yīng)的十進制數(shù)大3。如0101表示的是2，其展開十進制數(shù)為5，故稱為余3碼。8421碼：又稱BCD碼，是最常用的十進制編碼6.1.2編碼器在數(shù)字系統(tǒng)中，為了區(qū)分一系列不同的事物，將其中的每個事物用一組二進制代碼表示。將具有特定意義的信息變換為二進制代碼的電路，稱為編碼器。編碼器的邏輯功能就是將輸入的每一個高、低電平信號編成一組對應(yīng)的二進制代碼。常用的編碼器有普通編碼器和優(yōu)先編碼器等。6.1.2編碼器1.普通編碼器在普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出會發(fā)生混亂。以8線-3線二進制普通編碼器為例分析一下普通編碼器的工作原理。圖6-1是8線-3線二進制普通編碼器原理框圖。輸入是I0—I7八個高電平輸入信號，輸出是3位二進制代碼為Y0Y1Y2。因此也稱為8線-3線編碼器。輸入與輸入對應(yīng)關(guān)系為如表6-3所示。圖6-18線-3線二進制普通編碼器原理框圖1.普通編碼器圖6-18線-3線二進制普通編碼器原理框圖1.表6-38線-3線二進制普通編碼器真值表輸

入輸出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011111.表6-38線-3線二進制普通編碼器真值表輸寫出表示式，因為該電路每個時刻僅有一個輸入信號，所以根據(jù)這個約束條件，化簡表達式可得到：邏輯電路圖如圖6.2所示。圖6-28線-3線二進制普通編碼器寫出表示式，因為該電路每個時刻僅有一個輸入信號，所2.優(yōu)先編碼器前面討論的普通編碼器中，輸入信號之間是相互排斥的，每次只能輸入一個信號，而優(yōu)先編碼器可以同時輸入幾個信號，但在設(shè)計時已經(jīng)將各輸入信號的優(yōu)先順序排好。當(dāng)幾個信號同時輸入時，優(yōu)先權(quán)最高的信號優(yōu)先編碼，這種電路稱為優(yōu)先編碼器。圖6-3所示為三—八線優(yōu)先編碼器CT74LS147的邏輯功能示意圖，其功能表如表6-4所示。下面根據(jù)表6-4所示的CT74LS147的功能表對其邏輯功能說明如下。圖6-3CT74LS147邏輯功能圖2.優(yōu)先編碼器圖6-3所示為三—八線優(yōu)先編碼器CT表6-4CT74LS147功能真值表輸入輸出××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×01111111110101111111111101111111111111表6-4CT74LS147功能真值表輸入輸出×××××××電路正常工作時，允許

~輸入信號，輸入信號為低電平有效，同時可以有多個輸入信號，但編碼器只給優(yōu)先級較高的輸入信號編碼。

的優(yōu)先級最高，依次遞減，

的優(yōu)先級最低。四個編碼輸出信號為反碼，當(dāng)輸入為=0，輸出=1000，與原碼0111相反。其余以此類推。圖6-3和表6-4中輸入沒有I0。因為當(dāng)

~都為高電平1時，輸出

=1111，原碼為0000，相當(dāng)于輸入I0請求編碼。電路正常工作時，允許~輸入信號，輸入信號6.1.3譯碼器譯碼是編碼的逆過程，即將具有特定含義的一組代碼“翻譯”出它的原意的過程叫譯碼。譯碼器的邏輯功能是將每個輸入的二進制代碼譯成對應(yīng)輸出的高低電平信號或另一個代碼。常用的譯碼器有二進制譯碼器，二—十進制譯碼器和顯示譯碼器。1.二進制譯碼器二進制譯碼器的輸入是一組二進制代碼，輸出是一組與輸入代碼一一對應(yīng)的高、低電平信號。74LS138是集成3線—8線譯碼器，其引腳排列圖和邏輯符號圖如圖6-4所示。該譯碼器共有3個輸入端：A2，A1，A0，輸入高電平有效；8個輸出端：～，輸出為低電平有效；3個使能端：STA，STB，STC。6.1.3譯碼器74LS138譯碼器的功能真值表如表6-5所示。由該表可見，當(dāng)STA=0或、中有一個為“1”時，譯碼器處于禁止?fàn)顟B(tài)；當(dāng)STA=1，、同時為0時，譯碼器處于工作狀態(tài)，輸出狀態(tài)為低電平有效。74LS138譯碼器的功能真值表如表6-5所示。由該表表6-574LS138譯碼器功能表輸入輸出STA2A1A0備注0×××××11111111不工作××1×××11111111×1××××1111111110000011111110工作10000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111表6-574LS138譯碼器功能表輸入輸由真值表可得=，而74LS138正常工作的時候，STA=1，，則以此類推，可得邏輯表達式為…………………………以上的輸出函數(shù)表達式表明，三位二進制譯碼器的輸出包含了三個變量的A2，A1，A0組成的所有最小項的非。0=+CBSTST由真值表可得2.二進制譯碼器的應(yīng)用（1）二進制譯碼器的擴展利用譯碼器的使能端可以方便的擴展譯碼器，實現(xiàn)譯碼器的級聯(lián)。圖6-5中所示是將兩片74LS138擴展為4線-16線譯碼器。

工作原理為：當(dāng)A3=0時，高位譯碼器芯片禁止，低位譯碼器芯片工作，輸出Y0~Y7由輸入二進制代碼A2A1A0決定；當(dāng)A3=1時，低位譯碼器芯片禁止，高位譯碼器芯片工作，輸出Y8~Y15由輸入二進制代碼A2A1A0決定，從而實現(xiàn)4線-16線譯碼器功能。2.二進制譯碼器的應(yīng)用圖6-5兩片74LS138擴展為4線-16線譯碼器圖6-5兩片74LS138擴展為4線-16線譯碼器(2)實現(xiàn)邏輯函數(shù)因為譯碼器的每個輸出端分別于一個最小項相對應(yīng)，因此和門電路配合可以實現(xiàn)其他組合邏輯函數(shù)。如3線-8線譯碼器可以產(chǎn)生3變量函數(shù)的全部最小項，能夠方便地實現(xiàn)3變量邏輯函數(shù)。例6.3用74LS138譯碼器和與非門實現(xiàn)邏輯函數(shù)。解：（1）將74LS138的使能端按允許譯碼的條件處理，即ST接+5V，G2A和G2B接地，各個輸出端的邏輯表達式為：(2)實現(xiàn)邏輯函數(shù)（2）將邏輯函數(shù)進行變換，化為最小項之和的形式，可得（3）將輸入變量A、B、C分別接到A2、A1、A0端，利用反演定律進行變換，可得（4）可知，用74LS138和四輸入的與非門即可實現(xiàn)邏輯函數(shù)Y，邏輯電路圖如圖6-6所示。

圖6-6邏輯函數(shù)的邏輯電路圖（2）將邏輯函數(shù)進行變換，化為最小項之和的形式，可得3.二-十進制編碼器二-十進制編碼器是將輸入的10個十進制數(shù)的BCD碼譯成10個對應(yīng)的高低電平輸出。譯碼器對應(yīng)有4個輸入端，10個輸出端，又稱為4線-10線譯碼器。常用的集成電路型號有74LS145和74LS42。圖6-6所示是74LS42的引腳排列圖和邏輯符號圖。（a）引腳排列圖（b）邏輯符號圖圖6-674LS42譯碼器引腳圖和邏輯符號圖3.二-十進制編碼器74LS42譯碼器的的功能真值表如表6-6所示。從表中可見，電路的輸入是8421BCD碼，輸出是與10個十進制數(shù)相對應(yīng)的10個信號。用表示，低電平有效。例如，當(dāng)輸入A3A2A1A0=0011時，輸出端=0，其余輸出端均為1。當(dāng)輸入為1010~1111時，輸出端全部為1，這個狀態(tài)稱為輸入為偽碼。74LS42譯碼器的的功能真值表如表6-6所示。從表中表6-674LS42的功能真值表十進制數(shù)輸入輸出A3A2A1A0000000111111111100011011111111200101101111111300111110111111401001111011111501011111101111601101111110111701111111111011810001111111101910011111111110偽碼101011111111111011111111111111001111111111110111111111111110111111111111111111111111表6-674LS42的功能真值表十進制數(shù)輸入輸6.1.4數(shù)字顯示電路在數(shù)字運算中，經(jīng)常需要將測量或運算的結(jié)果顯示出來，以便觀測查看。顯示數(shù)字所用的電路稱為數(shù)字顯示電路，常用的數(shù)字顯示電路由譯碼器、驅(qū)動器和數(shù)碼顯示器件組成，譯碼器和驅(qū)動器集成在一塊芯片中，簡稱顯示譯碼器。1.數(shù)碼顯示器數(shù)字顯示器件的種類很多，常用的有液晶顯示器（LCD），發(fā)光二極管顯示器（LED）等。（1）LED顯示器。用以顯示數(shù)字最常用的是數(shù)碼管，將七個發(fā)光二極管封裝在一起，所以又稱為七段LED數(shù)碼管。圖6-7所示的是數(shù)碼管的結(jié)構(gòu)，這些發(fā)光二極管6.1.4數(shù)字顯示電路的連接方式有共陰極接法和共陽極接法兩種。共陰極接法是將發(fā)光二極管的負極接在一起接地，發(fā)光二極管的正極接輸入信號。共陽極接法是將發(fā)光二極管的正極接在一起接電源VCC，的連接方式有共陰極接法和共陽極接法兩種。共陰極接法是將發(fā)光二極管的負極接在一起接地，發(fā)光二極管的正極接輸入信號。共陽極接法是將發(fā)光二極管的正極接在一起接電源VCC，發(fā)光二極管的負極接輸入信號。控制輸入信號就可以控制各段的亮滅，顯示不同的數(shù)字。半導(dǎo)體LED顯示元件的工作電壓在1.5~3V，顏色有紅、黃、綠等多種顏色。常用的共陰型號有BS201、BS207等，共陽型號有BS204、BS206等。的連接方式有共陰極接法和共陽極接法兩種。共陰極接法是將發(fā)光二圖6-7LED數(shù)碼管的結(jié)構(gòu)圖6-7LED數(shù)碼管的結(jié)構(gòu)（2）液晶顯示器（LED）。液晶顯示器使用液態(tài)晶體材料制作的。這種材料在常溫下有液體的流動性，還有固態(tài)晶體的某些光學(xué)性質(zhì)。李泳液晶在電場作用下產(chǎn)生逛的散射或偏光作用原理，可以實現(xiàn)數(shù)字顯示。其最大的優(yōu)點是電源電壓低，功耗低。圖6-874LS48顯示譯碼器2.顯示譯碼器顯示譯碼器是將8421BCD碼譯成對應(yīng)數(shù)碼管輸入端相應(yīng)的高、低電平信號，驅(qū)動數(shù)碼管顯示出8421BCD碼所表示的十進制數(shù)。（2）液晶顯示器（LED）。顯示譯碼器的種類和型號很多，這里74LS48為例講解。74LS48是8421BCD七段顯示譯碼器，引腳排列圖和邏輯符號圖如圖6-8所示。A、B、C、D是8421BCD碼輸入端，a、b、c、d、e、f、g是七段譯碼器輸出端，輸出信號和輸入信號是高電平有效，直接驅(qū)動共陰極數(shù)碼管。是滅燈端，為測試燈端，為滅燈輸入/滅零輸出端，低電平有效。顯示譯碼器的種類和型號很多，這里74LS48為例講解。表6-774LS48顯示譯碼器的功能表功能控制端輸入輸入/輸出輸出DBCAabcdefg滅燈××××××00000000滅零10000000000000試燈0×××××1111111101×00001111111011×00011011000021×00101110110131×00111111100141×01001011001151×01011101101161×01101001111171×01111111000081×10001111111191×100111110011101×101010001101111×101110011001121×110010100011131×110111001011141×111010001111151×111110000000表6-774LS48顯示譯碼器的功能表功能控制端輸6.1.6計算器數(shù)字顯示電路制作1.器件、器材數(shù)字電路實驗箱，數(shù)字萬用表，導(dǎo)線，烙鐵等。

表6-8計算器數(shù)字顯示電路元件清單序號名稱元件標(biāo)號型號規(guī)格數(shù)量1非門U174LS0422二-十進制譯碼器U274LS14713顯示譯碼器U374LS4814共陰極數(shù)碼管U4BS20115按鍵開關(guān)S1～S9閉合式96.1.6計算器數(shù)字顯示電路制作序號名稱元件標(biāo)號型號規(guī)格數(shù)2.元器件識別與測試集成電路的型號一般都在其表面印刷出來。集成電路由各種型號，其命名也有一定的規(guī)律，一般是由前綴、數(shù)字編號、后綴組成。前綴主要為英文字母，用來表示集成電路的生產(chǎn)廠家及類別；后綴一般用來表示集成電路的封裝形式、版本代號等。如常用的音頻功率放大器LM386，因為后綴不同有LM386TF和LM386T兩種類型，前者散熱片絕緣，后者不絕緣，前綴LM表示該集成電路是美國國家半導(dǎo)體公司的產(chǎn)品。集成電路的管腳識別方法如圖6-9所示。圖6-9集成電路的管腳識別方法2.元器件識別與測試圖6-9集成電路的管腳識別方法識讀各元器件的引腳與功能；在數(shù)字實驗箱上按各集成電路功能測試條件搭建測試電路，檢測其功能，判別其好壞；用萬用表檢測按鍵開關(guān)，要求通、斷良好。（1）二-十進制譯碼器74LS147的識別與檢測74LS147的識別與檢測數(shù)據(jù)按表6-4加輸入信號，然后檢測輸出編碼，并自制表格完成數(shù)據(jù)記錄。（2）集成邏輯門74LS04的識別與檢測集成邏輯門74LS04的識別與檢測按表5-11的欄目進行，并自制表格完成數(shù)據(jù)記錄。（3）顯示譯碼器74LS48的識別與檢測74LS48的識別與檢測按表6-7加入輸入信號，然后檢測其功能是否正常，并自制表格完成數(shù)據(jù)記錄。（4）數(shù)碼管BS201的識別與檢測用數(shù)字萬用表二極管測量檔檢測數(shù)碼管各筆劃引腳與公共引腳之間正反電壓，完成表6-9所需數(shù)據(jù)，要求各筆劃均能點亮，檢測方法如圖6-11所示。識讀各元器件的引腳與功能；在數(shù)字實驗箱上按各集成電路功能測試表6-9數(shù)碼管的檢測項目a腳b腳c腳d腳e腳f腳g腳DP腳是否滿足要求與公共引腳COM的正向電壓與公共引腳COM的反向電壓各段筆劃點亮情況表6-9數(shù)碼管的檢測項目a腳b腳c腳d腳e腳f腳g腳DP3.電路組裝實訓(xùn)電路圖如圖6-10所示，電路圖由優(yōu)先編碼器74LS147、非門74LS04、七段顯示譯碼器74LS48和共陰極數(shù)碼管BS201組成。圖6-10計算器數(shù)字顯示電路圖3.電路組裝（1）元器件布局根據(jù)圖6-10的電路原理圖，在印制電路板或單孔板上完成元器件布局。根據(jù)元器件布局的原則，應(yīng)使元器件布局均勻，結(jié)構(gòu)緊湊，重量分布均衡，排列有序，元器件引腳成形合理。集成元件布局需先安裝集成元件底座。（2）線路連接與焊接元器件布局完成后，按原理圖完成元器件焊接與線路連接，并自檢焊接時有無短路與虛焊，以及錯誤連接情況。焊接時應(yīng)做到焊點光滑圓亮，大小均勻，無虛、假、漏焊；連接導(dǎo)線顏色要規(guī)范。4.功能調(diào)試與檢測參照表6-9所示的輸入條件驗證74LS147和74LS48編碼器的功能，并將輸入結(jié)果填入表6-9中。（1）元器件布局表6-9優(yōu)先編碼器、數(shù)碼管顯示功能驗證輸入輸出顯示數(shù)字反碼輸出原碼輸出DCBA××××××××00110

×××××××010111

××××××0111000

×××××01111001

××××011111010

×××0111111011

××01111111100

×011111111101

0111111111110

1111111111111

表6-9優(yōu)先編碼器、數(shù)碼管顯示功能驗證輸入輸出顯示數(shù)字任務(wù)6.2一位加法計算器的設(shè)計與制作

通過前面的學(xué)習(xí)，我們掌握了如何將計算器的計算結(jié)果顯示出來，那么加法計算器的計算過程如何實現(xiàn)呢？通過這節(jié)課的內(nèi)容，我們學(xué)習(xí)如何用數(shù)字邏輯器件實現(xiàn)加法運算。6.2.1加法器

在計算機中，兩個二進制數(shù)的算術(shù)運算，無論加、減、乘、除都是化成若干步加法進行運算。完成加法運算的邏輯元件稱為加法器，加法器又分為半加器和全加器。任務(wù)6.2一位加法計算器的設(shè)計與制作1.半加器半加是指在進行加法運算時，不考慮低位的進位，只考慮本位的兩個數(shù)相加的加法運算，實現(xiàn)半加運算的電路稱為半加器。半加器的電路結(jié)構(gòu)如圖6-11（a）所示，邏輯符號如圖6-11（b）所示。A，B為兩個二進制數(shù)加數(shù)的輸入端，S為本位和的輸出端，C是進位信號輸出端。（a）邏輯電路圖（b）邏輯符號圖6-11半加器的電路結(jié)構(gòu)及符號1.半加器半加器輸出端的邏輯函數(shù)表達式：半加器的邏輯真值表如表6-10所示。表6-10半加器真值表輸入輸出ABSC0000011010101101半加器輸出端的邏輯函數(shù)表達式：輸入輸出ABSC02.全加器能對兩個1位二進制數(shù)進行相加并考慮低位來的進位，即相當(dāng)于3個1位二進制數(shù)相加，得出計算之和及進位的邏輯電路稱為全加器。全加器的電路結(jié)構(gòu)圖如圖6-12（a）所示，邏輯符號如圖6-12（b）所示。圖中A，B是兩個1位二進制加數(shù)的輸入端，Ci是低位來的進位輸入端。S是本位和輸出端，CO是向高位的進位輸出端。全加器的邏輯函數(shù)表達式為：ABCBACOCBASii+?=??=)(2.全加器ABCBACOCBASii+?=??=)(（a）邏輯電路圖（b）邏輯符號圖6-12全加器的電路結(jié)構(gòu)圖和邏輯符號（a）邏輯電路圖圖6-13所示是集成全加器74LS183的引腳排列圖，內(nèi)部集成了兩個1位全加器，A、B、CI是輸入端，S和CO是輸出端。全加器的真值表如表6-11所示。

表6-11全加器的真值表圖6-1374LS183引腳排列圖輸入輸出ABCISCO0000000110010100110110010101011100111111圖6-13所示是集成全加器74LS183的引腳排列圖3多位加法器一個全加器只能實現(xiàn)兩個1位二進制數(shù)進行加法運算，如果將N個全加器組合起來，就可以實現(xiàn)N位二進制數(shù)的加法運算。實現(xiàn)多位二進制數(shù)相加運算的電路稱為多位加法器。多位加法器構(gòu)成時有串行進位加法器和超前進位加法器兩種。（1）串行進位加法器將N位全加器串聯(lián)起來，即依次將低位全加器的進位輸出端CO接到相鄰高位全加器的進位輸入端Ci，就構(gòu)成了N位串行進位加法器。例，如圖6-14所示，用4個全加器構(gòu)成的4位串行進位加法器。3多位加法器串行進位加法器的邏輯電路簡單，但運算速度不快。因為最高位的運算一定要等到所有低位的運算完成，并將進位送到后才能進行。為提高速度，可以使用超前進位加法器。圖6-144位串行進位加法器串行進位加法器的邏輯電路簡單，但運算速度不快。因為最高（2）超前進位加法器超前進位加法器在做加法運算的同時，利用快速進位電路將進位電路把各位的進位也算出來，從而加快了運算速度。常用的集成電路有74LS283和CD4008，這種電路結(jié)構(gòu)復(fù)雜，這里不再詳細介紹。（2）超前進位加法器6.2.2寄存器寄存器是數(shù)字電路中的一個重要數(shù)字部件，具有接收、存放及傳送數(shù)碼的功能。寄存器存入、輸出信息的方式可分為：并行輸入—并行輸出方式，串行輸入—并行輸出方式，串行輸入—串行輸出方式和并行輸入—串行輸出方式。移位寄存器是寄存器中的一類，除了具有存儲代碼的功能外，還具有移位功能。即可以在移位脈沖的作用下依次左移或右移，實現(xiàn)數(shù)據(jù)的串行—并行轉(zhuǎn)換，數(shù)值的運算以及數(shù)據(jù)處理等。6.2.2寄存器圖6-1574LS194引腳圖74LS194的引腳圖如圖6-15所示。其中，D0、D1、D2、D3是并行端，DSR為右移串行輸入端，DSL為左移串行輸入端；M0、M1為操作模式控制端；Q0、Q1、Q2、Q3是并行數(shù)據(jù)輸出端。是無條件清零端，CP為時鐘信號輸入端。功能真值表如表6-12所示。圖6-1574LS194引腳圖表6-1274LS194功能真值表輸入輸出M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q3清零0×××××××××0000保持1××0××××××Q0Q1Q2Q3100×送數(shù)111↑××d0d1d2d3d0d1d2d3右移101↑×0××××0Q0Q1Q2101↑×1××××1Q0Q1Q2左移110↑0×××××Q1Q2Q30110↑1×××××Q1Q2Q31表6-1274LS194功能真值表輸入輸項目小結(jié)1.常用的數(shù)制有十進制、二進制、八進制和十六進制。同一個數(shù)可以用不同的數(shù)制表示，所以不同數(shù)制之間可以進行轉(zhuǎn)換。十進制數(shù)轉(zhuǎn)為二進制數(shù)可以除2取余法；二進制數(shù)轉(zhuǎn)成八進制數(shù)，以小數(shù)點為界，整數(shù)部分從右向左，每三位二進制對應(yīng)轉(zhuǎn)成一位八進制數(shù)，小數(shù)部分從左至右，每三位二進制對應(yīng)轉(zhuǎn)成一位八進制數(shù)；二進制數(shù)轉(zhuǎn)成十六進制，整數(shù)部分從右向左，每四位二進制對應(yīng)轉(zhuǎn)成一位十六進制數(shù)，小數(shù)部分從左至右，每四位二進制對應(yīng)轉(zhuǎn)成一位十六進制數(shù)。八進制和十六進制轉(zhuǎn)成二進制是將其每位數(shù)分別轉(zhuǎn)成三位二進制數(shù)和四位二進制數(shù)。2.數(shù)字系統(tǒng)中，二進制代碼不僅可以用來表示數(shù)值的大小，還可以用來編碼。最基本最常用的編碼是二-十進制編碼，它包括8421碼、5421碼、2421碼、格雷碼和余3碼。項目小結(jié)1.常用的數(shù)制有十進制、二進制、八進制和十六進制。同3.實現(xiàn)編碼的電路器件稱為編碼器，編碼器分為普通編碼器和優(yōu)先編碼器。普通編碼器每次只允許輸入一個信號，優(yōu)先編碼器可以同時輸入多個信號，但只對優(yōu)先級最高者進行編碼。4.譯碼器是將具有特定含義的一組代碼翻譯成對應(yīng)高低電平輸出的器件，基本常用的譯碼器有二進制譯碼器和顯示譯碼器。74LS138是其中常用的二進制譯碼器之一，它不僅能夠?qū)崿F(xiàn)譯碼功能，還能實現(xiàn)各種邏輯函數(shù)。常用的顯示譯碼器有數(shù)碼管顯示譯碼器。數(shù)碼管有共陰和共陽極兩種接法，應(yīng)分相應(yīng)的顯示譯碼器配套使用。5.加法器是數(shù)字電路中常用的邏輯器件之一，分為半加器和全加器兩種。一位全加器或半加器可以實現(xiàn)兩個一位二進制數(shù)相加。半加器實現(xiàn)的是加數(shù)和被加數(shù)相加，而不考慮低位來的進位信號；全加器實現(xiàn)的是加數(shù)、被加數(shù)和低位來的進位信號三者相加。多個一位加法器可以構(gòu)成多位加法器。3.實現(xiàn)編碼的電路器件稱為編碼器，編碼器分為普通編碼器和優(yōu)先6.寄存器可以存儲二進制數(shù)。寄存器讀寫數(shù)據(jù)的方式有串行和并行兩種。寄存器可分為普通寄存器和移位寄存器兩類。移位寄存器不僅能存儲數(shù)據(jù)，還可以實現(xiàn)數(shù)據(jù)的左移與右移。7.數(shù)字集成電路的識別主要是從功能表掌握其功能，其好壞判別主要是搭建電路檢測功能是否正常。8.數(shù)字電路在布局與布線時要做到所有集成電路標(biāo)志方向一致，開關(guān)要方便操作。在數(shù)字電路原理圖中一般不畫出電源線，在布線時要考慮電源線的布局。數(shù)字電路，特別是數(shù)字集成電路只要原理電路正確，一般不需要調(diào)試。只要按規(guī)定步驟操作就可以檢測電路的功能。

7.數(shù)字集成電路的識別主要是從功能表掌握其功能，其好壞判別主任務(wù)一計算器數(shù)字顯示電路分析與制作任務(wù)二一位加法計算器的設(shè)計與制作項目6加法計算器的分析與制作任務(wù)一計算器數(shù)字顯示電路分析與制作任務(wù)二一位加法計算器計算器是我們經(jīng)常使用的一種電子產(chǎn)品，能夠?qū)崿F(xiàn)加減乘除。計算器中的加減乘除運算用電路如何實現(xiàn)呢？通過本項目內(nèi)容的學(xué)習(xí)，我們來一起學(xué)習(xí)如何制作一個一位十進制加法計算器。計算器是我們經(jīng)常使用的一種電子產(chǎn)品，能夠?qū)崿F(xiàn)加減乘除。計算器【知識目標(biāo)】1.掌握常用數(shù)制的表示及其相互轉(zhuǎn)換；2.理解編碼的含義，掌握常用的BCD碼；3.掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、寄存器、加法器的邏輯功能和主要用途；4.初步掌握用中規(guī)模集成組合邏輯電路設(shè)計電路的方法；5.了解組合邏輯電路的應(yīng)用。88-《項目6加法計算器的設(shè)計與制作》課件【能力目標(biāo)】1.能借助資料讀懂集成電路的型號，明確各引腳功能；2.具有正確選擇、使用中規(guī)模組合集成電路設(shè)計組合邏輯電路的能力?！灸芰δ繕?biāo)】任務(wù)6.1計算器數(shù)字顯示電路分析與制作通過前面知識的學(xué)習(xí)，我們知道數(shù)字電路中輸入信號是二進制信號，但是我們?nèi)粘Ｖ惺褂玫氖鞘M制，如何實現(xiàn)二進制——十進制的轉(zhuǎn)換呢？同時，計算器的輸入數(shù)據(jù)和輸出結(jié)果需要顯示出來，怎樣進行顯示，通過本節(jié)課內(nèi)容的學(xué)習(xí)，我們共同解決以上問題。任務(wù)6.1計算器數(shù)字顯示電路分析與制作6.1.1數(shù)制與編碼的基礎(chǔ)知識1.數(shù)制數(shù)制是一種計數(shù)的方法，它是進位計數(shù)制的簡稱。目前人們都是按照進位方式實現(xiàn)計數(shù)的，這種計數(shù)制度稱為進位計數(shù)制，簡稱進位制。日常生活中所使用的十進制就是一種典型的計數(shù)進制。除了十進制外，常用的還有二進制、八進制和十進制。6.1.1數(shù)制與編碼的基礎(chǔ)知識（1）十進制十進制是生活中使用最多的進位計數(shù)制。十進制中的基數(shù)是10，每一位數(shù)用0~9表示，數(shù)字中低位和相鄰高位之間的關(guān)系是“逢十進一”，因此稱為十進制，例如(781.56)10=7×102+8×101+1×100+5×10-1+6×10-2上式中使用腳注10表示括號內(nèi)是十進制數(shù)，同理，二進制，八進制和十六進制也可以用腳注2、8、16表示。所以任何一個正十進制數(shù)都可以展開為

D=∑ki×10i

（6-1）式中ki是第i位的系數(shù)，可以取0~9之中的任何一個。10i是第i位數(shù)的權(quán)，若整數(shù)部分位數(shù)為n，小數(shù)部分位數(shù)為m，則i包含了n-1到0的所有正整數(shù)和從-1到m的所有負數(shù)。（1）十進制若以N代替（6.1.1）中的10，就可以得到任意進制（N進制）數(shù)展開式的形式

D=∑ki×Ni

（6-2）式中的ki是第i位的系數(shù)，N稱為計數(shù)的基數(shù)，Ni

稱為第i位的權(quán)，i的取值與式（6-1）中的規(guī)定相同。若以N代替（6.1.1）中的10，就可以得到任意進制（N進制（2）二進制在數(shù)字電路中應(yīng)用最廣泛的的是二進制。二進制的基數(shù)是2，每一位數(shù)僅有0和1兩個數(shù)碼表示，數(shù)字中低位和相鄰高位之間的關(guān)系是“逢二進一”，所以稱為二進制。根據(jù)式（6-2），任何一個二進制數(shù)均可展開為D=∑ki×2i

（6-3）

并計算出它所對應(yīng)的十進制數(shù)的大小。例(111101.11)2=1×25+1×24+1×23+1×22×0×21+1×20+1×2-1+1×2-2=(61.75)10（2）二進制（3）八進制在一些場合也會使用八進制，八進制的基數(shù)是7，有0~7八個不同的數(shù)碼表示，數(shù)字中低位和相鄰高位之間的關(guān)系是“逢八進一”。任何一個八進制數(shù)均可展開為

D=∑ki×2i

（6-4）利用上式可以計算出與之等效的十進制數(shù)值。例如(21.2)8=2×81+1×80+2×8-1=(17.25)10（3）八進制（4）十六進制十六進制中有十六個不同的數(shù)碼，分別用0~9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）表示。計數(shù)的基數(shù)為16，低位和相鄰高位之間是“逢十六進一”。任意一個十六進制數(shù)均可展開為D=∑ki×16i

（6-5）利用上式可以計算出與之等效的十進制數(shù)值。例如(2F.C)16=2×161+15×160+12×16-1=(47.75)10（4）十六進制表6-1十進制、二進制、八進制、十六進制數(shù)的對照表十進制數(shù)二進制數(shù)八進制數(shù)十六進制數(shù)00000001000111200102230011334010044501015560110667011177810001089100111910101012A11101113B12110014C13110115D14111016E15111117F16100002010表6-1十進制、二進制、八進制、十六進制數(shù)的對照表十進制數(shù)2.數(shù)制轉(zhuǎn)換（1）十進制數(shù)轉(zhuǎn)換為二進制數(shù)十進制數(shù)轉(zhuǎn)為二進制數(shù)，應(yīng)對十進制數(shù)的整數(shù)部分與小數(shù)部分分別進行轉(zhuǎn)換，然后再將轉(zhuǎn)換后的二進制數(shù)加起來。首先討論整數(shù)的轉(zhuǎn)換。假設(shè)十進制整數(shù)為(D)10，對應(yīng)的等值二進制數(shù)為(knkn-1kn-2…k0)2，則依式（6-3）可知(D)10=kn×2n+kn-1×2n-1+kn-2×2n-2+……+k1×21+k0×20=2（kn×2n-1+kn-1×2n-2+kn-2×2n-3+……+k1）+k0若將上式兩邊同除以2，可得到商為kn×2n-1+kn-1×2n-2+kn-2×2n-3+……+k1，余數(shù)為k0，同理將商kn×2n-1+kn-1×2n-2+kn-2×2n-3+……+k1再除以2，得到余數(shù)為k1，以此類推，反復(fù)將得到的商再除以2，就可以得到二進制數(shù)的每一位的系數(shù)了。2.數(shù)制轉(zhuǎn)換例6.1將十進制數(shù)(39)10轉(zhuǎn)為二進制數(shù)。解：然后討論小數(shù)的轉(zhuǎn)換。假設(shè)十進制小數(shù)為(D)10，對應(yīng)的等值二進制數(shù)為(0.k-1k-2-1k-3…k-n)2，則依式（6-3）可知(D)10=k-1×2-1+k-2×2-2+k-3×2-3+……+k-n×2-n將上式兩邊同乘以2可得2(D)10=k-1+（k-2×2-1+k-3×2-2+……+k-n×2-n+1）（6-6）例6.1將十進制數(shù)(39)10轉(zhuǎn)為二進制數(shù)。由式（6-6）可知，小數(shù)部分乘以2所得乘積的整數(shù)部分即為k-1，同理，將乘積的小數(shù)部分繼續(xù)乘2，依次下去，直到乘積是0或達到要求的精度，乘積的整數(shù)部分即為對應(yīng)的二進制數(shù)的小數(shù)部分。例6.2將十進制數(shù)(0.75)10轉(zhuǎn)為二進制數(shù)。解：0.75×2=1.5整數(shù)部分=1…………最高位0.5×2=1整數(shù)部分=1…………最低位所以(0.75)10=(0.11)2由式（6-6）可知，小數(shù)部分乘以2所得乘積的整數(shù)部分即為k-（2）二進制轉(zhuǎn)為十六進制因為十六進制的基數(shù)16=24，所以每一位十六進制數(shù)可以用4位二進制數(shù)構(gòu)成。因此，二進制轉(zhuǎn)為十六進制數(shù)的方法是：整數(shù)部分從低位開始，每4位二進制一組，到最高位不足4位的，在高位補0補足4位；小數(shù)部分從高位開始，每4位二進制一組，最后不足4位的，在低位補足4位，然后用對應(yīng)的十六進制數(shù)代替4位二進制數(shù)。按原來順序?qū)懗鰧?yīng)的十六進制數(shù)。例6.3將二進制數(shù)(10110101011.10011)2轉(zhuǎn)為十六進制數(shù)。解：

010110101011.10011000

↓

↓

↓

↓

↓4AB98所以

(10110101011.10011)2=(4AB.98)16（2）二進制轉(zhuǎn)為十六進制（3）二進制轉(zhuǎn)十六進制將每位十六進制數(shù)用4位二進制數(shù)代替，再按原來的順序?qū)懗鰜砑纯傻玫较鄳?yīng)的二進制數(shù)。例6.4將十六進制數(shù)(5F8D2.62)16轉(zhuǎn)為二進制數(shù)。解：5F8D2.62

↓

↓

↓

↓

↓

↓

↓0101111110001101001001100010所以(5F8D2.62)16=(1011111100011010010.0110001)2（4）二進制轉(zhuǎn)八進制二進制轉(zhuǎn)八進制的方法與二進制轉(zhuǎn)十六進制的方法基本相同。因為八進制的基數(shù)8=23，所以二進制轉(zhuǎn)八進制的時，將每三位一組轉(zhuǎn)為對應(yīng)的八進制數(shù)。（3）二進制轉(zhuǎn)十六進制3.常用的編碼數(shù)字系統(tǒng)中，二進制代碼不僅可以表示數(shù)值的大小，而且還常用來表示特定的信息。將若干二進制數(shù)碼0和1按一定規(guī)則排列起來表示某種特定含義的代碼，稱為二進制代碼。比如，每個同學(xué)的學(xué)號，在教務(wù)系統(tǒng)中用來區(qū)分不同的同學(xué)，并不表示數(shù)值的大小。下面介紹幾種數(shù)字電路中常用的二進制代碼。將十進制數(shù)的0~9是個數(shù)字用4位二進制數(shù)表示的代碼，稱為二–十進制代碼。十進制數(shù)中有十個不同的數(shù)碼，因此需要用4位二進制數(shù)來表示。下表中給出了幾種常用的二–十進制代碼。3.常用的編碼表6-2常用的二–十進制代碼表8421碼5421碼2421碼格雷碼余3碼000000000000000000011100010001000100010100200100010001000110101300110011001100100110401000100010001100111501011000101101111000601101001110001011001701111010110101001010810001011111011001011910011100111110001100編碼類型十進制數(shù)表6-2常用的二–十進制代碼表8421碼5421碼24218421碼：又稱BCD碼，是最常用的十進制編碼。其每位的權(quán)為8、4、2、1，按公式展開，即可得對應(yīng)的十進制數(shù)，如(0111)2＝1×22＋1×21+1×20＝75421碼也是有權(quán)碼，其每位的權(quán)為5、4、2、1，如(1010)2=1×5＋1×2＝7。2421碼是有權(quán)碼，其每位的權(quán)為2、4、2、1，如(1100)2=1×2＋1×4＝6，與余3碼相同0和9、1和8、2和7…是互為反碼。另外當(dāng)任何兩個這樣的編碼值相加等于9時，結(jié)果的4個二進制碼一定都是1111。格雷碼：也叫循環(huán)碼，特點是任何相鄰的兩個碼組中，僅有一位代碼不同，抗干擾能力強。余3碼不是有權(quán)碼，由于它按二進制展開后十進制數(shù)比所表示的對應(yīng)的十進制數(shù)大3。如0101表示的是2，其展開十進制數(shù)為5，故稱為余3碼。8421碼：又稱BCD碼，是最常用的十進制編碼6.1.2編碼器在數(shù)字系統(tǒng)中，為了區(qū)分一系列不同的事物，將其中的每個事物用一組二進制代碼表示。將具有特定意義的信息變換為二進制代碼的電路，稱為編碼器。編碼器的邏輯功能就是將輸入的每一個高、低電平信號編成一組對應(yīng)的二進制代碼。常用的編碼器有普通編碼器和優(yōu)先編碼器等。6.1.2編碼器1.普通編碼器在普通編碼器中，任何時刻只允許輸入一個編碼信號，否則輸出會發(fā)生混亂。以8線-3線二進制普通編碼器為例分析一下普通編碼器的工作原理。圖6-1是8線-3線二進制普通編碼器原理框圖。輸入是I0—I7八個高電平輸入信號，輸出是3位二進制代碼為Y0Y1Y2。因此也稱為8線-3線編碼器。輸入與輸入對應(yīng)關(guān)系為如表6-3所示。圖6-18線-3線二進制普通編碼器原理框圖1.普通編碼器圖6-18線-3線二進制普通編碼器原理框圖1.表6-38線-3線二進制普通編碼器真值表輸

入輸出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011111.表6-38線-3線二進制普通編碼器真值表輸寫出表示式，因為該電路每個時刻僅有一個輸入信號，所以根據(jù)這個約束條件，化簡表達式可得到：邏輯電路圖如圖6.2所示。圖6-28線-3線二進制普通編碼器寫出表示式，因為該電路每個時刻僅有一個輸入信號，所2.優(yōu)先編碼器前面討論的普通編碼器中，輸入信號之間是相互排斥的，每次只能輸入一個信號，而優(yōu)先編碼器可以同時輸入幾個信號，但在設(shè)計時已經(jīng)將各輸入信號的優(yōu)先順序排好。當(dāng)幾個信號同時輸入時，優(yōu)先權(quán)最高的信號優(yōu)先編碼，這種電路稱為優(yōu)先編碼器。圖6-3所示為三—八線優(yōu)先編碼器CT74LS147的邏輯功能示意圖，其功能表如表6-4所示。下面根據(jù)表6-4所示的CT74LS147的功能表對其邏輯功能說明如下。圖6-3CT74LS147邏輯功能圖2.優(yōu)先編碼器圖6-3所示為三—八線優(yōu)先編碼器CT表6-4CT74LS147功能真值表輸入輸出××××××××00110×××××××010111××××××0111000×××××01111001××××011111010×××0111111011××01111111100×01111111110101111111111101111111111111表6-4CT74LS147功能真值表輸入輸出×××××××電路正常工作時，允許

~輸入信號，輸入信號為低電平有效，同時可以有多個輸入信號，但編碼器只給優(yōu)先級較高的輸入信號編碼。

的優(yōu)先級最高，依次遞減，

的優(yōu)先級最低。四個編碼輸出信號為反碼，當(dāng)輸入為=0，輸出=1000，與原碼0111相反。其余以此類推。圖6-3和表6-4中輸入沒有I0。因為當(dāng)

~都為高電平1時，輸出

=1111，原碼為0000，相當(dāng)于輸入I0請求編碼。電路正常工作時，允許~輸入信號，輸入信號6.1.3譯碼器譯碼是編碼的逆過程，即將具有特定含義的一組代碼“翻譯”出它的原意的過程叫譯碼。譯碼器的邏輯功能是將每個輸入的二進制代碼譯成對應(yīng)輸出的高低電平信號或另一個代碼。常用的譯碼器有二進制譯碼器，二—十進制譯碼器和顯示譯碼器。1.二進制譯碼器二進制譯碼器的輸入是一組二進制代碼，輸出是一組與輸入代碼一一對應(yīng)的高、低電平信號。74LS138是集成3線—8線譯碼器，其引腳排列圖和邏輯符號圖如圖6-4所示。該譯碼器共有3個輸入端：A2，A1，A0，輸入高電平有效；8個輸出端：～，輸出為低電平有效；3個使能端：STA，STB，STC。6.1.3譯碼器74LS138譯碼器的功能真值表如表6-5所示。由該表可見，當(dāng)STA=0或、中有一個為“1”時，譯碼器處于禁止?fàn)顟B(tài)；當(dāng)STA=1，、同時為0時，譯碼器處于工作狀態(tài)，輸出狀態(tài)為低電平有效。74LS138譯碼器的功能真值表如表6-5所示。由該表表6-574LS138譯碼器功能表輸入輸出STA2A1A0備注0×××××11111111不工作××1×××11111111×1××××1111111110000011111110工作10000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111表6-574LS138譯碼器功能表輸入輸由真值表可得=，而74LS138正常工作的時候，STA=1，，則以此類推，可得邏輯表達式為…………………………以上的輸出函數(shù)表達式表明，三位二進制譯碼器的輸出包含了三個變量的A2，A1，A0組成的所有最小項的非。0=+CBSTST由真值表可得2.二進制譯碼器的應(yīng)用（1）二進制譯碼器的擴展利用譯碼器的使能端可以方便的擴展譯碼器，實現(xiàn)譯碼器的級聯(lián)。圖6-5中所示是將兩片74LS138擴展為4線-16線譯碼器。

工作原理為：當(dāng)A3=0時，高位譯碼器芯片禁止，低位譯碼器芯片工作，輸出Y0~Y7由輸入二進制代碼A2A1A0決定；當(dāng)A3=1時，低位譯碼器芯片禁止，高位譯碼器芯片工作，輸出Y8~Y15由輸入二進制代碼A2A1A0決定，從而實現(xiàn)4線-16線譯碼器功能。2.二進制譯碼器的應(yīng)用圖6-5兩片74LS138擴展為4線-16線譯碼器圖6-5兩片74LS138擴展為4線-16線譯碼器(2)實現(xiàn)邏輯函數(shù)因為譯碼器的每個輸出端分別于一個最小項相對應(yīng)，因此和門電路配合可以實現(xiàn)其他組合邏輯函數(shù)。如3線-8線譯碼器可以產(chǎn)生3變量函數(shù)的全部最小項，能夠方便地實現(xiàn)3變量邏輯函數(shù)。例6.3用74LS138譯碼器和與非門實現(xiàn)邏輯函數(shù)。解：（1）將74LS138的使能端按允許譯碼的條件處理，即ST接+5V，G2A和G2B接地，各個輸出端的邏輯表達式為：(2)實現(xiàn)邏輯函