VHDL課程設(shè)計(jì)報(bào)告寫(xiě)作參考模板(胡仕剛編).d22222

湖南科技大學(xué)瀟湘學(xué)院信息與電氣工程系《課程設(shè)計(jì)報(bào)告》題目：硬件描述語(yǔ)言課程設(shè)計(jì)專業(yè)：通信工程班級(jí)：二班姓名：學(xué)號(hào)：指導(dǎo)教師：胡仕剛2016年1月8日課程設(shè)計(jì)任務(wù)書(shū)題目設(shè)計(jì)時(shí)間設(shè)計(jì)目的：設(shè)計(jì)要求：總體方案實(shí)現(xiàn)：指導(dǎo)教師評(píng)語(yǔ)：摘要

VHDL的英文全寫(xiě)是：VHSIC（Very

High

Speed

Integrated

Circuit）Hardware

Description

Language.翻譯成中文就是超高速集成電路硬件描述語(yǔ)言。因此它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在目前，可編程邏輯器件、單片機(jī)、DSP已經(jīng)成為數(shù)字系統(tǒng)的硬件基礎(chǔ)，而從事數(shù)字系統(tǒng)的設(shè)計(jì)必須掌握可編程邏輯器件的設(shè)計(jì)方法，而VHDL語(yǔ)言是一種標(biāo)準(zhǔn)的數(shù)字系統(tǒng)硬件電路設(shè)計(jì)語(yǔ)言，為所有可編程邏輯器件廠商所支持，已成為電路設(shè)計(jì)人員和電子設(shè)計(jì)工程師必須掌握的工具。VHDL語(yǔ)言是培養(yǎng)信息類專門人才的一門必修的專業(yè)基礎(chǔ)課程。通過(guò)本次課程設(shè)計(jì)，使我們能夠?qū)W習(xí)和掌握現(xiàn)代電子系統(tǒng)設(shè)計(jì)的新技術(shù)、新器件，掌握硬件描述語(yǔ)言VHDL的編程技術(shù)和硬件描述方法，能夠?qū)υO(shè)計(jì)系統(tǒng)進(jìn)行規(guī)范描述掌握相關(guān)軟件的使用，操作。能對(duì)VHDL語(yǔ)言程序進(jìn)行編譯，調(diào)試，以及通過(guò)計(jì)算機(jī)仿真，得到正確的仿真波形圖，并根據(jù)所得仿真波形圖分析判斷并改進(jìn)所設(shè)計(jì)的電路。本次課程設(shè)計(jì)設(shè)計(jì)主要使用了VHDL語(yǔ)言，采用的開(kāi)發(fā)軟件是MAXPLUSII，設(shè)計(jì)一個(gè)多功能數(shù)字鐘。在MAXPLUSII開(kāi)發(fā)平臺(tái)下進(jìn)行了編譯、仿真、下載，實(shí)現(xiàn)了基本記時(shí)顯示和設(shè)置、調(diào)整時(shí)間、報(bào)時(shí)和鬧鐘功能。關(guān)鍵詞：EDA；VHDL；Max+plusII；目錄1.設(shè)計(jì)目的…………………22.設(shè)計(jì)任務(wù)…………………23.設(shè)計(jì)要求…………………24.設(shè)計(jì)內(nèi)容…………………35.電路工作原理…………………45.1交通燈工作原理……………45.2五人表決器工作原理……………46.主要程序和仿真結(jié)果…………56.1交通燈程序………56.2仿真結(jié)果模塊分析………66.3五人表決器程序………74.4仿真結(jié)果模塊分析………97.心得體會(huì)…………………13參考文獻(xiàn)…………14一，設(shè)計(jì)目的：1，學(xué)習(xí)使用EDA開(kāi)發(fā)工具M(jìn)AX+plusII。2，學(xué)習(xí)使用VHDL語(yǔ)言設(shè)計(jì)交通燈，五人多數(shù)表決器。3，熟悉交通燈，五人多數(shù)表決的原理。

二，設(shè)計(jì)任務(wù)：1）設(shè)計(jì)一個(gè)交通燈2）設(shè)計(jì)一個(gè)五人多數(shù)表決器。

三，設(shè)計(jì)要求：

交通燈

1）、實(shí)現(xiàn)一個(gè)十字路口的信號(hào)燈控制電路。

、信號(hào)燈分別由紅、黃、綠三種顏色組成，運(yùn)行時(shí)，綠燈亮40秒鐘，然后閃5秒，綠燈滅，黃燈亮2秒，黃燈滅，紅燈亮，同時(shí)另一方向的綠燈亮，紅燈亮的時(shí)間為47秒

。

擴(kuò)展要求：

1、增加顯示功能，即每個(gè)燈亮?xí)r顯示相應(yīng)的秒數(shù)并倒計(jì)時(shí)。

2、增加左轉(zhuǎn)功能，即信號(hào)燈由紅燈、黃燈和兩個(gè)綠燈組成，左轉(zhuǎn)時(shí)間為15秒，紅燈亮的時(shí)間調(diào)整為62秒。五人表決器

五人多數(shù)表決邏輯：多數(shù)通過(guò)；

在主持人控制下，10秒內(nèi)表決有效；

采用數(shù)碼管顯示表決10秒倒計(jì)時(shí)；

表決結(jié)束后用發(fā)光二極管及數(shù)碼管顯示表決結(jié)果，數(shù)碼管顯示結(jié)果形式：通過(guò)，不通過(guò)；

設(shè)主持人控制鍵，復(fù)位鍵：

控制鍵：?jiǎn)?dòng)表決；

復(fù)位鍵：系統(tǒng)復(fù)位。

自制實(shí)驗(yàn)方案，完成設(shè)計(jì)任務(wù)四，設(shè)計(jì)內(nèi)容交通燈說(shuō)明：隨著基于VHDL的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入，EDA技術(shù)在電子信息、通信、自動(dòng)控制用計(jì)算機(jī)等領(lǐng)域的重要性日益突出。作為一個(gè)學(xué)電子信息專業(yè)的學(xué)生，我們必須不斷地了解更多的新產(chǎn)品信息，這就更加要求我們對(duì)EDA有個(gè)全面的認(rèn)識(shí)。本程序設(shè)計(jì)的是交通燈的設(shè)計(jì)。采用EDA作為開(kāi)發(fā)工具，VHDL語(yǔ)言為硬件描述語(yǔ)言，Max+plusII作為程序運(yùn)行平臺(tái)，所開(kāi)發(fā)的程序通過(guò)調(diào)試運(yùn)行、波形仿真驗(yàn)證，初步實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)

在一個(gè)交通繁忙的十字路口，沒(méi)有交通燈來(lái)控制來(lái)往車輛和行人的通行，假設(shè)也沒(méi)有交警，那會(huì)發(fā)生什么事情呢？后果是難以想象的，可能會(huì)陷入一片混亂，甚至癱瘓。當(dāng)然我們每個(gè)人都不希望這樣。我們作為社會(huì)的一員，每人都有責(zé)任為它的更加先進(jìn)和快捷做出力所能及的事情。并且經(jīng)過(guò)些次實(shí)驗(yàn)使得我們對(duì)電子技術(shù)課程內(nèi)容的理解和掌握有了更深一層的認(rèn)識(shí)，掌握電子電路的基本分析方法和設(shè)計(jì)方法。五人表決器說(shuō)明：在脈沖作用下，使用減法計(jì)數(shù)器，在初值為10秒的時(shí)候，主持人按控制鍵啟動(dòng)表決后，開(kāi)始計(jì)時(shí)。每來(lái)一個(gè)脈沖計(jì)數(shù)器就減少1。一直這樣下去，直到計(jì)數(shù)器變?yōu)?。計(jì)數(shù)器為0時(shí)投票無(wú)效。最后統(tǒng)計(jì)投票人數(shù)通過(guò)同意人數(shù)決定表決結(jié)果，當(dāng)投票人不小于3人時(shí)，投票通過(guò)。在主持人按下復(fù)位鍵時(shí)，計(jì)數(shù)回到10，重新進(jìn)行減法計(jì)數(shù)器。直到為0。五，電路工作原理5.1交通燈工作原理通過(guò)制作來(lái)了解交通燈控制系統(tǒng)，交通燈控制系統(tǒng)主要是實(shí)現(xiàn)城市十字交叉路口紅綠燈的控制

：clk時(shí)鐘秒脈沖發(fā)生電路

在紅綠燈交通信號(hào)系統(tǒng)中，大多數(shù)情況是通過(guò)自動(dòng)控制的方式指揮交通的。因此為了避免意外事件的發(fā)生，電路必須給一個(gè)穩(wěn)定的時(shí)鐘（clock）才能讓系統(tǒng)正常運(yùn)作。

1,計(jì)數(shù)秒數(shù)選擇電路

計(jì)數(shù)電路最主要的功能就是記數(shù)負(fù)責(zé)顯示倒數(shù)的計(jì)數(shù)值，對(duì)下一個(gè)模塊提供狀態(tài)轉(zhuǎn)換信號(hào)。系統(tǒng)輸入er,ey,eg:接收由clk電路的提供的1hz的時(shí)鐘脈沖信號(hào)；

系統(tǒng)輸出信號(hào)sr,sy,sg產(chǎn)生顯示電路狀態(tài)轉(zhuǎn)換信號(hào),wr,wy,wg：倒計(jì)數(shù)值秒數(shù)個(gè)位變化控制信號(hào),nr,ny,ng：倒計(jì)數(shù)值

秒數(shù)十位變化控制信號(hào)

2,紅綠燈狀態(tài)轉(zhuǎn)換電路本電路負(fù)責(zé)紅綠燈的轉(zhuǎn)換。

系統(tǒng)輸入信號(hào)：full:

接收由clk電路的提供的1hz的時(shí)鐘脈沖信號(hào)；

sr,sy,sg:接收計(jì)數(shù)秒數(shù)選擇電路狀態(tài)轉(zhuǎn)換信號(hào)；

系統(tǒng)輸出信號(hào):pout_out:負(fù)責(zé)紅綠燈的狀態(tài)顯示。

3,時(shí)間顯示電路:本電路負(fù)責(zé)紅綠燈的計(jì)數(shù)時(shí)間的顯示。

系統(tǒng)輸入信號(hào)：

wr,wy,wg：倒計(jì)數(shù)值秒數(shù)個(gè)位變化控制信號(hào)；nr,ny,ng:倒計(jì)數(shù)值

秒數(shù)十位變化控制信號(hào)；

六，主要程序和仿真結(jié)果6.1交通燈的程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitytrafficledisport(clk1:instd_logic;reset:instd_logic;pout:outstd_logic_vector(12downto1));endtrafficled;architecturetrafficled_archoftrafficledissignaler,ey,eg:std_logic;signalsr,sy,sg:std_logic;signalwr,wy,wg:std_logic;signalnr,ny,ng:std_logic;signalcount:integerrange0to11;signalstate:integerrange0to4;beginprocess(clk1,reset,count)beginifreset='1'thencount<=0;state<=0;elseif(clk1'eventandclk1='1')thencount<=count+1;if(count=11)thenstate<=state+1;endif;if(state>4)thenstate<=0;endif;endif;endif;casestateiswhen0=>ey<='1';wy<='1';sy<='1';ny<='1';eg<='0';wg<='0';sg<='0';ng<='0';er<='0';wr<='0';sr<='0';nr<='0';when1=>ey<='0';wy<='0';sy<='0';ny<='0';eg<='1';wg<='1';sg<='0';ng<='0';er<='0';wr<='0';sr<='1';nr<='1';when2=>ey<='1';wy<='1';sy<='0';ny<='0';eg<='1';wg<='1';sg<='0';ng<='0';er<='0';wr<='0';sr<='1';nr<='1';when3=>ey<='0';wy<='0';sy<='0';ny<='0';eg<='0';wg<='0';sg<='1';ng<='1';er<='1';wr<='1';sr<='0';nr<='0';when4=>ey<='0';wy<='0';sy<='1';ny<='1';eg<='0';wg<='0';sg<='1';ng<='1';er<='1';wr<='1';sr<='0';nr<='0';whenothers=>null;endcase;endprocess;pout(1)<=er;pout(2)<=eg;pout(3)<=ey;pout(4)<=sr;pout(5)<=sg;pout(6)<=sy;pout(7)<=wr;pout(8)<=wg;pout(9)<=wy;pout(10)<=nr;pout(11)<=ng;pout(12)<=ny;endtrafficled_arch;6.2仿真結(jié)果1）仿真波形2）引腳圖3)時(shí)序分析4)功能模塊6.2五人表決器工作原理信號(hào)表voter：一維數(shù)組voter用來(lái)表示五位表決者；pass：表決最終是否通過(guò)（‘1’為“通過(guò)”，‘0’為“未通過(guò)”）；total：表決通過(guò)的人數(shù)；count：用來(lái)顯示倒計(jì)時(shí)；reset：主持人復(fù)位鍵，用來(lái)系統(tǒng)復(fù)位；start：主持人控制鍵，用來(lái)啟動(dòng)表決；clk：系統(tǒng)時(shí)鐘;6.3五人表決器程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitybiaojueisport(voter:instd_logic_vecyor(1to5);pass:outbit; total:outstd_logic_vecyor(3downto1);count:bufferstd_logic_vecyor(3downto0);reset,start,clk:std_logic;endbiaojue;architectureoneotbiaojueisbeginprocess(voter,clk,start,reset)variablesuo:booleani;variablesum:std_logic_vecyor(1to3);beginif(reset='0')thenpass<='0';count<="1010";suo:=false;sum:="000";total<="000";elsif(clk'eventandclk='1')thenif(start='1')thenif(notsuo)thenifcount="0000"thensuo:=ture;foriin1to5loopsum:=voter(i)+sum;endloop;ELSEcount<=count-1;endif;endif;total<=sum;if(sum>=3)thenpass<='1';elsepass<='0';endif;endif;endif;endprocess;endone;6.4仿真結(jié)果1)仿真結(jié)果6.21當(dāng)處于復(fù)位狀態(tài)時(shí)，外界的輸入對(duì)結(jié)果沒(méi)有影響。故時(shí)間仍為10秒，輸出統(tǒng)計(jì)人數(shù)為0。仿真波形如圖所示復(fù)位時(shí)的模擬結(jié)果6.22在非復(fù)位狀態(tài)下，主持人按下開(kāi)始鍵。表決開(kāi)始。在沒(méi)有人投票的情況下。時(shí)間變?yōu)?。表決結(jié)束。仿真波形如圖所示。無(wú)人贊成時(shí)的模擬結(jié)果6.23在非復(fù)位狀態(tài)下，主持人按下開(kāi)始鍵。表決開(kāi)始。當(dāng)超出表決時(shí)間時(shí)才進(jìn)行表決，此表決無(wú)效。仿真波形如圖所示規(guī)定時(shí)間外的模擬結(jié)果6.24在非復(fù)位狀態(tài)下，主持人按下開(kāi)始鍵表決。開(kāi)始。在規(guī)定時(shí)間內(nèi)只有兩人贊同，波形如圖所示。兩人贊成時(shí)的結(jié)果6.25在非復(fù)位狀態(tài)下，主持人按下開(kāi)始鍵。表決開(kāi)始。在規(guī)定時(shí)間內(nèi)只有四人贊同，仿真波形如圖所示三人贊成時(shí)的結(jié)果6.26在非復(fù)位狀態(tài)下，主持人按下開(kāi)始鍵。表決開(kāi)始。在規(guī)定時(shí)間內(nèi)只有四人贊同，仿真波形如圖所示。四人贊成時(shí)的結(jié)果該實(shí)驗(yàn)是一個(gè)具有計(jì)時(shí)功能的五人表決器，時(shí)間限制為10秒，主持人控制復(fù)位，開(kāi)始。輸出結(jié)果為表決通過(guò)的人數(shù)和最后表決是否通過(guò)。2）引腳圖3）功能模塊4）時(shí)序分析6.3結(jié)果分析和總結(jié)該控制器控制紅、黃、綠三個(gè)發(fā)光管循環(huán)發(fā)光，要求紅燈亮2秒，黃燈亮1秒，綠燈亮3秒。（2）發(fā)光時(shí)間由頻率為1HZ的脈沖控制。當(dāng)控制總開(kāi)關(guān)給出一個(gè)高電平后，各個(gè)彩燈按紅燈2秒，黃燈1秒，綠燈3秒依次點(diǎn)亮，循環(huán)發(fā)光。從仿真波形可以看出循環(huán)彩燈開(kāi)始工作時(shí)，紅燈先亮，并且繼續(xù)2s；2s后，紅燈滅，黃燈亮，并且繼續(xù)1s；1s后，黃燈滅，綠燈亮，并且繼續(xù)3s。如此循環(huán)。仿真結(jié)果基本達(dá)到設(shè)計(jì)的要求。七，心得體會(huì)通過(guò)此次的課程設(shè)計(jì)，使我學(xué)習(xí)到了許多新的認(rèn)識(shí)，要想完成一個(gè)設(shè)計(jì)，必須要有探索求知的精神和扎實(shí)的知識(shí)基礎(chǔ)，必須熟練地掌握課本上專業(yè)基本的知識(shí)，只有這樣才能在設(shè)計(jì)中發(fā)現(xiàn)問(wèn)題和解決問(wèn)題，同時(shí)在實(shí)驗(yàn)中還要有耐心去檢查程序發(fā)現(xiàn)問(wèn)題解決問(wèn)題。在這個(gè)過(guò)程中使我深刻的體會(huì)到要將自己所學(xué)的知識(shí)要應(yīng)用到實(shí)踐中去，同時(shí)要結(jié)合實(shí)際來(lái)做，還要翻閱大量的課外學(xué)習(xí)資料，向老師和同學(xué)請(qǐng)教，這樣才能一步一步完成實(shí)驗(yàn)使其趨于完善。這次交通燈和表決器的控制器課程設(shè)計(jì)，讓我對(duì)系統(tǒng)的整個(gè)設(shè)計(jì)流程有了更清楚的認(rèn)識(shí)，也讓我認(rèn)識(shí)到一個(gè)系統(tǒng)的設(shè)計(jì)無(wú)論是在編程方面還是仿真方面都不容易。尤其是在編程時(shí)更是困難叢叢。不僅思路要正確而且專業(yè)術(shù)語(yǔ)要正確。這次課設(shè)，我了解到彩燈控制器的工作基本原理的同時(shí)，還基本掌握了QuartusII軟件的是用方法，還使我認(rèn)識(shí)到在做設(shè)計(jì)過(guò)程中應(yīng)當(dāng)沉著冷靜，遇到困難時(shí)候，應(yīng)當(dāng)冷靜思考，耐心的的尋找解決的方法，最終困難一定會(huì)被克服，還懂得了要把自己所學(xué)的知識(shí)與實(shí)踐結(jié)合起來(lái)是非常重要的。一周的學(xué)習(xí)使我對(duì)交通燈控制器和五人表決器都有了大概的了解，更加深了我對(duì)自己所學(xué)的專業(yè)有了進(jìn)一步了解，也培養(yǎng)了我學(xué)習(xí)的興趣，在此也非常感謝老師認(rèn)真的指導(dǎo)，同時(shí)細(xì)心地為我們解決了許多困難。而且我認(rèn)為我們做設(shè)計(jì)絕對(duì)不能人云亦云，要有自己的看法，這樣我們就要有充分的準(zhǔn)備，若是做了也不知道是個(gè)什么設(shè)計(jì)，那么做了也是白做。設(shè)計(jì)總是與課本知識(shí)相關(guān)的。在設(shè)計(jì)過(guò)程中，我們應(yīng)該盡量減少操作的盲目性提高設(shè)計(jì)效率的保證，有的人一開(kāi)始就趕著做，結(jié)果卻越做越忙，主要就是這個(gè)原因。我也曾經(jīng)犯過(guò)這樣的錯(cuò)誤。在設(shè)計(jì)的過(guò)程中我們要培養(yǎng)自己的獨(dú)立分析問(wèn)題，和解決問(wèn)題的能力。培養(yǎng)這種能力的前題是你對(duì)每次設(shè)計(jì)的態(tài)度。最后，通過(guò)這次的課程設(shè)計(jì)我不但對(duì)理論知識(shí)有了更加深的理解，對(duì)于實(shí)際的操作和也有了質(zhì)的飛躍。經(jīng)過(guò)這次的課程設(shè)計(jì)，我們整體對(duì)各個(gè)方面都得到了不少的提高。參考文獻(xiàn)[1]李國(guó)洪.可編程器件EDA技術(shù)與實(shí)踐[M].北京:機(jī)械工業(yè)出版社,2004:100-123.[2]張立,張光新,柴磊,周澤魁.FPGA在多功能計(jì)費(fèi)器系統(tǒng)中的應(yīng)用[J].儀器儀表報(bào),2005,26(28):25-27.[3]潭會(huì)生,張昌凡.EDA技術(shù)及應(yīng)用[J].西安:電子科技大學(xué)出版社.2001,16(2):46-48.[4]詩(shī)文DigiTimes專稿;片上系統(tǒng)潮流下EDA市場(chǎng)發(fā)展趨勢(shì)[N].電子資訊時(shí)報(bào),2005-06-06(A02).[5]趙輝.基于EDA技術(shù)的數(shù)字系統(tǒng)設(shè)計(jì)[J].HYPERLINK"/KNS50/Navi/Bridge.aspx?LinkType=BaseLink&DBCode=cjfd&TableName=cjfdbaseinfo&Field=BaseID&Value=G