《隨機(jī)存儲(chǔ)器RA》教學(xué)課件

《隨機(jī)存儲(chǔ)器RA》幻燈片本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！《隨機(jī)存儲(chǔ)器RA》幻燈片本課件PPT僅供大家學(xué)習(xí)使用1．靜態(tài)RAM〔SRAM——StaticRAM〕SRAM是用MOS管構(gòu)成的R-S觸發(fā)器作為根本存儲(chǔ)電路，觸發(fā)器的兩個(gè)穩(wěn)態(tài)分別表示存儲(chǔ)內(nèi)容為0和1。SRAM只有在寫入新的數(shù)據(jù)時(shí)觸發(fā)器的狀態(tài)〔信息〕才變化，讀操作不會(huì)改變其狀態(tài)〔信息〕。但一旦SRAM芯片失電，其上所存儲(chǔ)的所有信息將全部喪失，所以稱SRAM上的信息是易失性、揮發(fā)性的。SRAM的特點(diǎn)：速度快，外圍電路簡(jiǎn)單，但集成度低〔存儲(chǔ)容量小〕，功耗大。1．靜態(tài)RAM〔SRAM——StaticRAM〕2．動(dòng)態(tài)RAM〔DRAM——DynamicRAM〕DRAM是用MOS管柵極—襯底間的分布電容來存儲(chǔ)信息的.由于存在泄漏電流，電容上儲(chǔ)存的電荷〔信息〕不能長(zhǎng)期保存，需要定期進(jìn)展刷新，因而外圍電路比較復(fù)雜。顯然，DRAM上的信息也是易失性的。DRAM的特點(diǎn)是集成度高〔存儲(chǔ)容量大〕，功耗低，但速度慢，外圍電路復(fù)雜。2．動(dòng)態(tài)RAM〔DRAM——DynamicRAM〕1．SRAM六管靜態(tài)根本存儲(chǔ)電路六管靜態(tài)根本存儲(chǔ)電路如圖5.2所示。1．SRAM六管靜態(tài)根本存儲(chǔ)電路六管靜態(tài)根本存儲(chǔ)電對(duì)外有四條引線：①X地址譯碼線，也稱X〔行〕選擇線，T5、T6為行選門控管②Y地址譯碼線，也稱Y〔列〕選擇線，T7、T8為列選門控管，只有當(dāng)外部的地址選通信號(hào)〔X線和Y線〕有效時(shí)，才選中此存儲(chǔ)電路③數(shù)據(jù)輸入輸出線I/O④數(shù)據(jù)輸入輸出線I/O按教材P179簡(jiǎn)要說明工作原理對(duì)外有四條引線：按教材P179簡(jiǎn)要說明工作原理2．DRAM單管動(dòng)態(tài)根本存儲(chǔ)電路2．DRAM單管動(dòng)態(tài)根本存儲(chǔ)電路數(shù)據(jù)信息存儲(chǔ)在MOS管柵極與襯底之間的分布電容C1上。假設(shè)C1上存有電荷，表示信息為1，否那么為0。由于漏電流存在，C1上的電荷經(jīng)一段時(shí)間后就會(huì)泄放掉〔一般為2mS〕，故不能長(zhǎng)期保存信息。為了維持動(dòng)態(tài)存儲(chǔ)電路所存儲(chǔ)的信息，必須使信息再生〔即進(jìn)展刷新〕。按教材P179簡(jiǎn)要說明工作原理數(shù)據(jù)信息存儲(chǔ)在MOS管柵極與襯底之間的分布電容C1上。假設(shè)C注意：由于電容C1很小(0.1uuF～0.2uuF)，所以讀出的信號(hào)很弱，需要進(jìn)展放大。每次讀出造成C1上電荷的損失，原存儲(chǔ)內(nèi)容受到破壞〔改變〕，因而還必須把原來信號(hào)重新寫入〔再生〕，在讀數(shù)前需要對(duì)數(shù)據(jù)線進(jìn)展預(yù)充電。讀出和寫入操作均需按嚴(yán)格的定時(shí)時(shí)序脈沖進(jìn)展，故動(dòng)態(tài)RAM芯片內(nèi)要有時(shí)鐘電路。刷新過程就是讀出信息〔不送到數(shù)據(jù)線上，此時(shí)Y選擇線置0〕經(jīng)放大后再傳送給位線時(shí)進(jìn)展寫入的。注意：RAM的內(nèi)部構(gòu)造RAM的內(nèi)部構(gòu)造一般可分為存儲(chǔ)體、地址譯碼器、輸入輸出〔I/O〕和控制電路4局部RAM的內(nèi)部構(gòu)造RAM的內(nèi)部構(gòu)造一般可分為存儲(chǔ)體、地址譯1.存儲(chǔ)體存儲(chǔ)體是存儲(chǔ)器儲(chǔ)存信息的主體，它由大量的根本存儲(chǔ)電路按一定的規(guī)那么組合而成。例如，容量為2K×8位的存儲(chǔ)器芯片，一共有2K個(gè)存儲(chǔ)單元，每個(gè)單元由8個(gè)根本存儲(chǔ)電路組成，可以儲(chǔ)存8位二進(jìn)制信息，故該芯片的存儲(chǔ)體共包含有2×1024×8個(gè)根本存儲(chǔ)電路。這些根本存儲(chǔ)電路一般成矩陣排列，排列方法與地址譯碼方式有關(guān)。1.存儲(chǔ)體

2．地址譯碼存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)對(duì)應(yīng)的地址，CPU訪問存儲(chǔ)器的某一單元時(shí)，首先必須將該單元的地址經(jīng)地址總線送到該存儲(chǔ)器，經(jīng)過譯碼后，才能找到該單元。存儲(chǔ)器內(nèi)的地址譯碼有兩種方式：(1)單譯碼方式地址譯碼只使用一個(gè)譯碼器，譯碼器的一個(gè)輸出端選擇一個(gè)存儲(chǔ)單元〔即一個(gè)字〕，故此輸出線又稱字線，一根字線選擇某個(gè)字的所有位。2．地址譯碼(1)單譯碼方式《隨機(jī)存儲(chǔ)器RA》教學(xué)課件采用單譯碼構(gòu)造，n根地址輸入線經(jīng)全譯碼有2n個(gè)輸出，用以選擇2n個(gè)字〔本例中有4根地址線A3～A0，可選擇16個(gè)單元，即24=16〕。隨著存儲(chǔ)字的增加，譯碼輸出線及相應(yīng)的驅(qū)動(dòng)電路會(huì)急劇增加，存儲(chǔ)器的體積和本錢也將迅速增加，故單譯碼構(gòu)造只用于小容量的存儲(chǔ)器中。采用單譯碼構(gòu)造，n根地址輸入線經(jīng)全譯碼有2n個(gè)輸出，用(2)雙譯碼方式在字?jǐn)?shù)較多的存儲(chǔ)器中，為了減少輸出選擇線的數(shù)目，一般采用雙譯碼方式。在雙譯碼方式中，將存儲(chǔ)單元排列成矩陣形式，地址譯碼器分為兩個(gè)〔X譯碼和Y譯碼〕，即要在存儲(chǔ)矩陣中選擇某一存儲(chǔ)單元是靠X、Y兩個(gè)譯碼器的選擇線的交點(diǎn)來確定的。(2)雙譯碼方式例如，有一片1024×1位的存儲(chǔ)器芯片，需10位地址〔210=1024〕。假設(shè)用單譯碼方式，那么需1024根選擇線；假設(shè)用雙譯碼方式，X、Y方面各用5位地址碼，那么譯碼后各有32根選擇線〔25=32〕，它們的交點(diǎn)為1024個(gè)〔32×32=1024〕，而選擇線總共只有64根〔如圖5．6所示〕，因而選擇線大大減少。例如，有一片1024×1位的存儲(chǔ)器芯片，需10位地址《隨機(jī)存儲(chǔ)器RA》教學(xué)課件3.I/O和控制電路I/O電路處于數(shù)據(jù)總線和存儲(chǔ)體單元之間。由于數(shù)據(jù)總線可掛多種器件，并且數(shù)據(jù)可能寫入RAM，也可能從RAM中讀出，因此，I/O電路通常采用雙向的三態(tài)門電路片選信號(hào)，低電平有效，用途：寫允許信號(hào)3.I/O和控制電路片選信號(hào)，低電平有效，用途：寫允許信號(hào)5.2.4典型RAM芯片舉例1．Intel51256SRAMIntel51256芯片是32K×8位SRAM，有32768個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)8位二進(jìn)制信息，用單一的5V電源。Intel51256有8根數(shù)據(jù)輸入/輸出線D7～D0；有15根〔215=32768〕地址線A14～A0，其中9根用于行地址譯碼輸入，6根用于列地址譯碼輸入；有3根控制線：片選控制、輸出允許和讀寫控制R/W。5.2.4典型RAM芯片舉例1．Intel51256片選信號(hào)片選信號(hào)2．Intel21010DRAM

Intel21010芯片是由單管根本存儲(chǔ)電路組成的1M×1位DRAM。它只用18個(gè)引腳的芯片來封裝2．Intel21010DRAMIntelIntel21010芯片內(nèi)部有1M個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)1位二進(jìn)制信息，因而要對(duì)它尋址，必須要有20根地址線〔220=1M〕。為了減少芯片的引腳數(shù)目，采用了行地址和列地址分時(shí)復(fù)用，對(duì)外只引出10根地址線A9～A0。利用多路轉(zhuǎn)換開關(guān)，由行選通信號(hào)將先送入的10位地址存入片內(nèi)行地址鎖存器，由列選通信號(hào)將后送入的10位地址存入片內(nèi)列地址鎖存器，20根地址線選中一個(gè)存儲(chǔ)單元。Intel21010芯片內(nèi)部有1M個(gè)存儲(chǔ)單元，每數(shù)據(jù)線Din和Dout分別用于對(duì)被選中單元的數(shù)據(jù)位進(jìn)展輸入和輸出傳送。讀寫操作由控制：當(dāng)為高電平時(shí)，進(jìn)展讀操作，所選中存儲(chǔ)單元中的內(nèi)容經(jīng)過三態(tài)輸出緩沖器，從Dout引腳讀出；當(dāng)為低電平時(shí)，進(jìn)展寫操作，從Din引腳輸入的信息通過三態(tài)緩沖器寫入所選中的存儲(chǔ)單元。21010芯片無專門的片選信號(hào)，一般用(行選通信號(hào))作為片選信號(hào)。數(shù)據(jù)線Din和Dout分別用于對(duì)被選中單元的數(shù)據(jù)位進(jìn)展輸入和《隨機(jī)存儲(chǔ)器RA》幻燈片本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！本課件PPT僅供大家學(xué)習(xí)使用學(xué)習(xí)完請(qǐng)自行刪除，謝謝！《隨機(jī)存儲(chǔ)器RA》幻燈片本課件PPT僅供大家學(xué)習(xí)使用1．靜態(tài)RAM〔SRAM——StaticRAM〕SRAM是用MOS管構(gòu)成的R-S觸發(fā)器作為根本存儲(chǔ)電路，觸發(fā)器的兩個(gè)穩(wěn)態(tài)分別表示存儲(chǔ)內(nèi)容為0和1。SRAM只有在寫入新的數(shù)據(jù)時(shí)觸發(fā)器的狀態(tài)〔信息〕才變化，讀操作不會(huì)改變其狀態(tài)〔信息〕。但一旦SRAM芯片失電，其上所存儲(chǔ)的所有信息將全部喪失，所以稱SRAM上的信息是易失性、揮發(fā)性的。SRAM的特點(diǎn)：速度快，外圍電路簡(jiǎn)單，但集成度低〔存儲(chǔ)容量小〕，功耗大。1．靜態(tài)RAM〔SRAM——StaticRAM〕2．動(dòng)態(tài)RAM〔DRAM——DynamicRAM〕DRAM是用MOS管柵極—襯底間的分布電容來存儲(chǔ)信息的.由于存在泄漏電流，電容上儲(chǔ)存的電荷〔信息〕不能長(zhǎng)期保存，需要定期進(jìn)展刷新，因而外圍電路比較復(fù)雜。顯然，DRAM上的信息也是易失性的。DRAM的特點(diǎn)是集成度高〔存儲(chǔ)容量大〕，功耗低，但速度慢，外圍電路復(fù)雜。2．動(dòng)態(tài)RAM〔DRAM——DynamicRAM〕1．SRAM六管靜態(tài)根本存儲(chǔ)電路六管靜態(tài)根本存儲(chǔ)電路如圖5.2所示。1．SRAM六管靜態(tài)根本存儲(chǔ)電路六管靜態(tài)根本存儲(chǔ)電對(duì)外有四條引線：①X地址譯碼線，也稱X〔行〕選擇線，T5、T6為行選門控管②Y地址譯碼線，也稱Y〔列〕選擇線，T7、T8為列選門控管，只有當(dāng)外部的地址選通信號(hào)〔X線和Y線〕有效時(shí)，才選中此存儲(chǔ)電路③數(shù)據(jù)輸入輸出線I/O④數(shù)據(jù)輸入輸出線I/O按教材P179簡(jiǎn)要說明工作原理對(duì)外有四條引線：按教材P179簡(jiǎn)要說明工作原理2．DRAM單管動(dòng)態(tài)根本存儲(chǔ)電路2．DRAM單管動(dòng)態(tài)根本存儲(chǔ)電路數(shù)據(jù)信息存儲(chǔ)在MOS管柵極與襯底之間的分布電容C1上。假設(shè)C1上存有電荷，表示信息為1，否那么為0。由于漏電流存在，C1上的電荷經(jīng)一段時(shí)間后就會(huì)泄放掉〔一般為2mS〕，故不能長(zhǎng)期保存信息。為了維持動(dòng)態(tài)存儲(chǔ)電路所存儲(chǔ)的信息，必須使信息再生〔即進(jìn)展刷新〕。按教材P179簡(jiǎn)要說明工作原理數(shù)據(jù)信息存儲(chǔ)在MOS管柵極與襯底之間的分布電容C1上。假設(shè)C注意：由于電容C1很小(0.1uuF～0.2uuF)，所以讀出的信號(hào)很弱，需要進(jìn)展放大。每次讀出造成C1上電荷的損失，原存儲(chǔ)內(nèi)容受到破壞〔改變〕，因而還必須把原來信號(hào)重新寫入〔再生〕，在讀數(shù)前需要對(duì)數(shù)據(jù)線進(jìn)展預(yù)充電。讀出和寫入操作均需按嚴(yán)格的定時(shí)時(shí)序脈沖進(jìn)展，故動(dòng)態(tài)RAM芯片內(nèi)要有時(shí)鐘電路。刷新過程就是讀出信息〔不送到數(shù)據(jù)線上，此時(shí)Y選擇線置0〕經(jīng)放大后再傳送給位線時(shí)進(jìn)展寫入的。注意：RAM的內(nèi)部構(gòu)造RAM的內(nèi)部構(gòu)造一般可分為存儲(chǔ)體、地址譯碼器、輸入輸出〔I/O〕和控制電路4局部RAM的內(nèi)部構(gòu)造RAM的內(nèi)部構(gòu)造一般可分為存儲(chǔ)體、地址譯1.存儲(chǔ)體存儲(chǔ)體是存儲(chǔ)器儲(chǔ)存信息的主體，它由大量的根本存儲(chǔ)電路按一定的規(guī)那么組合而成。例如，容量為2K×8位的存儲(chǔ)器芯片，一共有2K個(gè)存儲(chǔ)單元，每個(gè)單元由8個(gè)根本存儲(chǔ)電路組成，可以儲(chǔ)存8位二進(jìn)制信息，故該芯片的存儲(chǔ)體共包含有2×1024×8個(gè)根本存儲(chǔ)電路。這些根本存儲(chǔ)電路一般成矩陣排列，排列方法與地址譯碼方式有關(guān)。1.存儲(chǔ)體

2．地址譯碼存儲(chǔ)器中的每一個(gè)存儲(chǔ)單元都有一個(gè)對(duì)應(yīng)的地址，CPU訪問存儲(chǔ)器的某一單元時(shí)，首先必須將該單元的地址經(jīng)地址總線送到該存儲(chǔ)器，經(jīng)過譯碼后，才能找到該單元。存儲(chǔ)器內(nèi)的地址譯碼有兩種方式：(1)單譯碼方式地址譯碼只使用一個(gè)譯碼器，譯碼器的一個(gè)輸出端選擇一個(gè)存儲(chǔ)單元〔即一個(gè)字〕，故此輸出線又稱字線，一根字線選擇某個(gè)字的所有位。2．地址譯碼(1)單譯碼方式《隨機(jī)存儲(chǔ)器RA》教學(xué)課件采用單譯碼構(gòu)造，n根地址輸入線經(jīng)全譯碼有2n個(gè)輸出，用以選擇2n個(gè)字〔本例中有4根地址線A3～A0，可選擇16個(gè)單元，即24=16〕。隨著存儲(chǔ)字的增加，譯碼輸出線及相應(yīng)的驅(qū)動(dòng)電路會(huì)急劇增加，存儲(chǔ)器的體積和本錢也將迅速增加，故單譯碼構(gòu)造只用于小容量的存儲(chǔ)器中。采用單譯碼構(gòu)造，n根地址輸入線經(jīng)全譯碼有2n個(gè)輸出，用(2)雙譯碼方式在字?jǐn)?shù)較多的存儲(chǔ)器中，為了減少輸出選擇線的數(shù)目，一般采用雙譯碼方式。在雙譯碼方式中，將存儲(chǔ)單元排列成矩陣形式，地址譯碼器分為兩個(gè)〔X譯碼和Y譯碼〕，即要在存儲(chǔ)矩陣中選擇某一存儲(chǔ)單元是靠X、Y兩個(gè)譯碼器的選擇線的交點(diǎn)來確定的。(2)雙譯碼方式例如，有一片1024×1位的存儲(chǔ)器芯片，需10位地址〔210=1024〕。假設(shè)用單譯碼方式，那么需1024根選擇線；假設(shè)用雙譯碼方式，X、Y方面各用5位地址碼，那么譯碼后各有32根選擇線〔25=32〕，它們的交點(diǎn)為1024個(gè)〔32×32=1024〕，而選擇線總共只有64根〔如圖5．6所示〕，因而選擇線大大減少。例如，有一片1024×1位的存儲(chǔ)器芯片，需10位地址《隨機(jī)存儲(chǔ)器RA》教學(xué)課件3.I/O和控制電路I/O電路處于數(shù)據(jù)總線和存儲(chǔ)體單元之間。由于數(shù)據(jù)總線可掛多種器件，并且數(shù)據(jù)可能寫入RAM，也可能從RAM中讀出，因此，I/O電路通常采用雙向的三態(tài)門電路片選信號(hào)，低電平有效，用途：寫允許信號(hào)3.I/O和控制電路片選信號(hào)，低電平有效，用途：寫允許信號(hào)5.2.4典型RAM芯片舉例1．Intel51256SRAMIntel51256芯片是32K×8位SRAM，有32768個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)8位二進(jìn)制信息，用單一的5V電源。Intel51256有8根數(shù)據(jù)輸入/輸出線D7～D0；有15根〔215=32