CPU核心器件講解

計算機組成原理

課程設計報告設計題目：CPU核心器件姓名：學號：專業(yè)班級：系所中心：指導老師：起訖時間：設計地點：運用Proteus軟電路仿真件進行仿真實驗，了解譯碼器、編碼器、比較器、數(shù)據(jù)選擇器、三態(tài)緩、沖器、觸發(fā)器、寄存器等的作用和構造方法，了解組合邏輯電路和時序邏輯電路，了解時序發(fā)生器和啟停電路，了解CPlft部的程序計數(shù)器、程序狀態(tài)字、地址寄存器、數(shù)據(jù)緩沖寄存器、指令寄存器、指令譯碼器、累加器等核心器件的作用和構造方法【關鍵詞】Proteus;CPU;核心器件TOC\o"1-5"\h\z摘要2..第一章課程設計1..目的1設備與器材1第二章設計內容和方案3.設計內容3設計方案3第三章課程設計相關原理簡述4.第四章設計實現(xiàn)10基本接線圖10遇到的問題及解決16需要討論的其它問題16第五章設計驗證175.1驗證步驟及結果23第六章設計總結20第七章參考文獻21第一章課程設計目的進一步了解Proteus軟件的基本用法了解譯碼器、編碼器、比較器、數(shù)據(jù)選擇器、三態(tài)緩沖器、觸發(fā)器、寄存器等的作用和構造方法了解組合邏輯電路和時序邏輯電路了解時序發(fā)生器和啟停電路了解CPLW部的程序計數(shù)器、程序狀態(tài)字、地址寄存器、數(shù)據(jù)緩沖寄存器、指令寄存器、指令譯碼器、累加器等核心器件的作用和構造方法設備與器材設備：PC機、Proteus7.10軟件。器材：三八譯碼器74LS138帶優(yōu)先權的數(shù)據(jù)編碼器74LS148發(fā)光條帶：LED-BARGRAPH示波器：OSCILLOSCOPE數(shù)字時鐘彳t號源：DCLOCK四位D型觸發(fā)器：74LS175D型觸發(fā)器：74LS74雙輸入端與門：AND_2雙輸入端與非門：NAND_2非門：NOT四輸入端與非門：NAND_4邏輯狀態(tài)端子，發(fā)光二極管，七段數(shù)碼管等第二章設計內容和方案設計內容。實驗部分：實現(xiàn)前述CPU勺核心器件實現(xiàn)基本時序電路和啟停邏輯電路設計方案利用Proteus軟件搭建電路，模仿老師的項目案例完成電路圖的設計，完善電路圖，增加一些自己的認為可行的修改，并驗證修改的可行性，利用構建的電路圖結合課本上的理論知識完成電路搭建。第三章課程設計相關原理簡述1.3:8譯碼器74LS138功能演示74LS138工作原理：①當一個選通端（E1）為高電平，另兩個選通端（（/E2））和（/E3））為低電平時，可將地址端（A0、A1、A2）的二進制編碼在Y0至Y7對應的輸出端以低電平譯出。比如：A2A1A0=110時，則Y6輸出端輸出低電平信號。②利用E1、E2和E3可級聯(lián)擴展成24線譯碼器；若外接一個反相器還可級聯(lián)擴展成32線譯碼器。③若將選通端中的一個作為數(shù)據(jù)輸入端時，74LS138還可作數(shù)據(jù)分配器。④可用在8086的譯碼電路中，擴展內存。真值表：

STA/STB/STCA2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7XHXXXXHHHHHHHHXXHXXXHHHHHHHHLXXXXXHHHHHHHHHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL輸入輸出2.帶優(yōu)先權的數(shù)據(jù)編碼器74LS148

有些單片機控制系統(tǒng)和數(shù)字電路中，無法對幾個按鈕的同時響應做出反映，如電梯控制系統(tǒng)在這種情況下就出出現(xiàn)錯誤，這是絕對不允許的于是就出現(xiàn)了741S148優(yōu)先編碼器，先說一下他的基本原理.他允許同時輸入兩個以上編碼信號。不過在設計優(yōu)先編碼器時已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權最高的一個進行編碼?！磧?yōu)先編碼器741S148功能表＞輸入輸出EII01112I3I4I5I6I7A2A1A0GSEO1xxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001100xxxxx011010100xxxx0111011100xxx01111100100xx011111101100x011111111010001111111111103.數(shù)據(jù)比較器74LS85U1AOA1A2A3BOB1B2B3A毛A>B74LSS5U1AOA1A2A3BOB1B2B3A毛A>B74LSS5<TEXT^D1LED^GREEND2,ED-GREENQA<BQA=BQA〉BLED-GREEN<TEXT>在數(shù)字電路中，經(jīng)常需要對兩個位數(shù)相同的二進制數(shù)進行比較，以判斷它們的相對大小或者是否相等,用來實現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。集成數(shù)值比較器74LS85是4位數(shù)值比較器，其功能如下：從功能表可以看出，該比較器的比較原理和兩位比較器的比較原理相同。兩個4位數(shù)的比較是從A的最高位A3和B的最高位B3進行比較，如果它們不相等，則該位的比較結果可以作為兩數(shù)的比較結果。若最高位A3=B3,則再比較次高位A2和B2,余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進行到最低位才能得到結果。真值表中的輸入變量包括A3與B3、A2與B2、A1與B1、A0與B0和A與B的比較結果。其中A和B是另外兩個低位數(shù)，IA>B、IA<B和IA=B是它們的比較結果。設置低位數(shù)比較結果輸入端是為了能與其他數(shù)值比較器連接，以便組成位數(shù)更多的數(shù)值比較器。根據(jù)1位數(shù)值比較器邏輯表達式可知：再根據(jù)74LS85的功能表可得：入瓦*：A,MA*?/行h--X*%+<Ar*tKatQ?W*<4.0%必㈤叫HAg日**A-『一『…『??*上式與邏輯圖一致。由上式可以看出，僅對4位數(shù)進行比較時，應對IA>B、IAB=IA<B=0,IA=B=1。2.數(shù)值比較器的位數(shù)擴展現(xiàn)在來討論一下數(shù)值比較器的位數(shù)擴展問題。數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種。下圖表示兩個4位數(shù)值比較器串聯(lián)而成為一個8位數(shù)值比較器。我們知道，對于兩個8位數(shù)，若高4位相同，它們的大小則由低4位的比較結果確定。因此，低4位的比較結果應作為高4位的條件，即低4位比較器的輸出端應分別與高4位比較器的IA>B、IA<B、IA=B端連接。當位數(shù)較多且要滿足一定的速度要求時，可以采取并聯(lián)方式。嶄入輸出瓦曲A)%14皂&B5,以￡'，/rXXXXXXXKXXXK小二%XXXXX&嗎XXXXK與鳴叼祝月”1XXXXA產(chǎn)房月產(chǎn)新XXXA打嗎-0咽XX*產(chǎn)孱段工為#產(chǎn)瓦XXA于比冏當Aq=^qHL/唔A產(chǎn)片A維哂LH4M三Ey&F/產(chǎn)穌,二4)XX力通Ak鳥A產(chǎn)"40』HH*產(chǎn)1月金弟A]=E]4產(chǎn)比1LL

4.數(shù)據(jù)選擇器74LS257數(shù)據(jù)選擇器的定義及功能：數(shù)據(jù)選擇是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去。實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它的作用相當于多個輸入的單刀多擲開關，其示意圖如下所示。下面以4選1數(shù)據(jù)選擇器為例，說明工作原理及基本功能。其邏輯圖為：功能表為：為了對4個數(shù)據(jù)源進行選擇，使用兩位地址碼BA產(chǎn)生4個地址信號。由BA等于00、01、10、11分別控制四個與門的開閉。顯然，任何時候BA只有一種可能的取值，所以只有一個與門打開，使對應的那一路數(shù)據(jù)通過，送達Y端。輸入使能端G是低電平有效，當G=1時，所有與門都被封鎖，無論地址碼是什么，Y總是等于0;當G=0時，封鎖解除，由地址碼決定哪一個與門打開。同樣原理，可以構成更多輸入通道的數(shù)據(jù)選擇器。被選數(shù)據(jù)源越多，所需地址碼的位數(shù)也越多，若地址輸入端為N,可選輸入通道數(shù)為2n。］數(shù)據(jù)輸入信號兩組：A1~A4,B1~B4被選擇的A組或B組信號將在Y端輸出|控制信號OE#:輸出端Y1~Y4可以輸出控制信號A#/B:高電平選B組數(shù)據(jù)，低電平選A組數(shù)據(jù)段數(shù)碼管LED數(shù)據(jù)顯示和二進制的關系5.三態(tài)門74LS125三態(tài)門特性：對輸入編碼在輸出端除了0、1兩種有效狀態(tài)外，還有第三種狀態(tài)：高阻/三態(tài)，既不是1,也不是0。控制信號無效時輸出端信號即高阻，控制信號有效時輸出端信號是輸入信號的反映三態(tài)門：可用于控制器件輸出時機、連接總線等。6.程序計數(shù)器74LS161U1DOD1D2D37W~ENPE\T卜CLKLOADMR7^LS161Q0Q1603RCO74LS161計數(shù)器電路中由兩個與非門構成單脈沖發(fā)生器，74LS161計數(shù)器對其產(chǎn)生的脈沖進行計數(shù),計數(shù)結果送入字符譯碼器并驅動七段數(shù)碼管，是數(shù)碼管顯示單脈沖發(fā)生器產(chǎn)生了多少個脈沖信號。程序計數(shù)器特性：可進行一般的計數(shù)操作可重新裝入指定的計數(shù)初值可控制計數(shù)脈沖時鐘信號D型觸發(fā)器74LS74D型觸發(fā)器特性：D端輸入數(shù)據(jù)，CLK觸發(fā)時鐘信號，Q和Q#輸出已保存信息復位端R#、設置端S#作用示波器可調頻率、波幅等，如果看完，記得按停止仿真，而不是簡單的關閉示波器窗口數(shù)字日^鐘DCLOCK可調頻率

8位D型觸發(fā)器74LS273——寄存器74LS273是一種帶清除功能的8D觸發(fā)器，1D?8D為數(shù)據(jù)輸入端，1Q?8Q為數(shù)據(jù)輸出端，正脈沖觸發(fā)，低電平清除，常用作數(shù)據(jù)鎖存器，地址鎖存器。D0?D7:出入；Q0~Q7:輸出；第一腳WR:主清除端，低電平觸發(fā)，即當為低電平時，芯片被清除，輸出全為0(低電平)；CP(CLK):觸發(fā)端，上升沿觸發(fā)，即當CP從低到高電平時，D0~D7的數(shù)據(jù)通過芯片，為0時將數(shù)據(jù)鎖存，D0~D7的數(shù)據(jù)不變。

雙四位三態(tài)緩沖器74LS24074LS24074LSMC74LS24074LSMC74ls240是八單線驅動器。（反碼，三態(tài)輸出）這種八緩沖器和線驅動器是為提高三態(tài)輸出存儲地址驅動器，時鐘驅動器和總線定向接收器和發(fā)射器的性能可和集成度而特意設計。設計者可按需要將原碼，反碼輸出。對稱74ls240是八單線驅動器。（反碼，三態(tài)輸出）這種八緩沖器和線驅動器是為提高三態(tài)輸出存儲地址驅動器，時鐘驅動器和總線定向接收器和發(fā)射器的性能可和集成度而特意設計。設計者可按需要將原碼，反碼輸出。對稱/G（有效低電平輸出控制）10.8位雙向緩沖器74LS245U3:AAOA1A2A3OE74LE24OU3BU1CF_R日前HflI15-1ZT91?B6ABUS[D,7]AeUS[0,7]宿底14國13B5工7日2一訪o1—?06US[O.7]?4>10.8位雙向緩沖器74LS245U3:AAOA1A2A3OE74LE24OU3BU1CF_R日前HflI15-1ZT91?B6ABUS[D,7]AeUS[0,7]宿底14國13B5工7日2一訪o1—?06US[O.7]?4>BBUS(0..7174LS245是用來驅動LED或者其他的設備，它是8路同相三態(tài)雙向總線收發(fā)器，可雙向傳輸數(shù)據(jù)。r=：TEXT>MAlA2A3A4A5A6A7伯加1丁團S—b-口k更74LS245還具有雙向三態(tài)功能，既可以輸出，也可以輸入數(shù)據(jù)。工作原理：當片選端/CE低電平有效時，DIR="0"，信號由B向A傳輸；（接收）DIR="1"，信號由A向B傳輸；（發(fā)送）當CE為高電平時，A、B均為高阻態(tài)。雙向緩沖器的一般應用：數(shù)據(jù)總線總線的引入、命名器件連接總線時的接入與命名11.時序發(fā)生器原理電路時序發(fā)生器是CP計一個類似“作息時間”的東西，使計算機可以準確、迅速、有條不紊地工作。機器一旦被啟動，即CPUF始取指令并執(zhí)行指令時,操作控制器就利用定時脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機器的動作，規(guī)定在這個脈沖到來時做什么，在那個脈沖到來時又做什么，給計算機各部分提供工作所需的時間標志。為此，需要采用多級時序體制。第四章設計實現(xiàn)4.1基本接線圖74LS130ABC日E2E3U2YGY1Y2Y3Y4Y5Y6Y710191917161514131211LED-BARGRAPH-GRh3：8譯碼器74LS138功能演示數(shù)據(jù)比較器74LS85數(shù)據(jù)比較器74LS85QA-0。觸iD4LEP-BIBIY程序計數(shù)器74LS161雙四位三態(tài)緩沖器74LS240，“+卜?卜-4皿審型】8位雙向緩沖器74LS245invertDigitalOsdlloscopeChannel€Channel(IPositiori<lhiiiiid口Po^s-ion白「口CuracrsiPoMlionImecl^DsrtlonImeninvertDigitalOsdlloscopeChannel€Channel(IPositiori<lhiiiiid口Po^s-ion白「口CuracrsiPoMlionImecl^DsrtlonImenSoursSCOPosUiomChatinelA遇到的問題及解決電路連接問題：示波器總是有問題，沒法顯示理論知識問題：對序計數(shù)器、程序狀態(tài)字、地址寄存器、數(shù)據(jù)緩沖寄存器、指令寄存器、指令譯碼器、累加器等核心器件的作用和構造方法知識不全，概念模糊，通過上網(wǎng)查詢鞏固了下概念。需要討論的其它問題時序發(fā)生器中的電路圖連接完好，但不會對示波器數(shù)據(jù)進行具體的分析。第五章設計驗證5.1驗證步驟及結果(數(shù)據(jù)分析與結論)(1).驗證74LS138管腳及功能的結果：EN1EN2Aen2BA2A1A0丫7丫6丫5丫4丫3丫2丫1丫00XXXXX11111111X1XXXX11111111XX1XXX1111111100011111110001111111010101111101110001111110111100111011111011101111111010111111(2)驗證74LS138功能的分析與結論：從功能表的驗證中可以看出，該比較器的比較原理和兩位比較器的比較原理相同。兩個4位數(shù)的比較是從A的最高位A3和B的最高位B3進行比較，如果它們不相等，則該位的比較結果可以作為兩數(shù)的比較結果。若最高位A3=B3則再比較次高位A2和B2,余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進行到最低位才能得到結果。(3)驗證74LS138功能的分析與結論：同此測試出74LS138的各個判斷功能(4)驗證74LS257功能的分析與結論說明：在輸入