數(shù)字邏輯與電子-第五章寄存器

數(shù)碼寄存移位寄數(shù)碼寄存一、雙拍工作方式數(shù)碼寄存輸

清 輸

& & & & & & & &&&&&&&&&RRd&& &&

& &

清&接收脈&輸輸

& & & & & &&&&&&&RRd&&& &&&

& &&&&0&11

清接收脈輸觸發(fā)器的Q端（Q端）一齊輸出，這種輸出方式稱為讀出脈沖&&&&XXXX X二、單拍工作方式數(shù)碼寄存讀出脈沖 讀出脈沖 XXXXXX讀出脈沖&&&&XXXX X移位寄存按時(shí)鐘的節(jié)拍向左移或右移，能實(shí)現(xiàn)這種移位功能的寄存就稱為移位寄存器。在計(jì)算機(jī)中，進(jìn)行二制數(shù)的乘法和除法都是由移位操作結(jié)合一、串行輸入串并行輸出右移寄存1 2 3 4圖10-1-2四位右移移位寄存器 串行輸入1 2 3 411 串行串行輸入1 2 3 41 1 &&&&串行輸入 &&&&右移移位寄存器的狀態(tài)轉(zhuǎn)換表時(shí)鐘編號(hào)寄存器狀態(tài)000001第一個(gè)串入的數(shù)據(jù)100010第二個(gè)串入的數(shù)據(jù)200101第三個(gè)串入的數(shù)據(jù)301011第四個(gè)串入的數(shù)據(jù)410111011向右移（移輸 QQ1二、用JK觸發(fā)器構(gòu)成移位寄存圖10.6JK輸輸 1 Q1J

11 輸入2345三、雙向移位寄存

1

1

3 &2

3 &2

3 &2

3 &2

X X

X X并行并行輸 1113&&& 3&&& 3&&& 32221&&2XX并行輸XX

左移串 右移串

13&&&

13&&&

13&&&

13&&&

號(hào)與門的數(shù)據(jù)是移功能連接的。因此在CP脈沖作用后就右移串 X

X X

X

現(xiàn)了左移四、中規(guī)模集成寄結(jié)構(gòu)來分有“單一寄存器”和“寄存器堆”兩種。前者在一單片上只有一個(gè)寄存器，而后者在單片上則由幾個(gè)寄存器組成寄存器矩陣，存放多以根據(jù)需要斷開寄存器和外電路之間的聯(lián)系，或者擴(kuò)展寄存器的個(gè)數(shù)，或者將寄存器的輸出端都接到同一條輸出總線上，大大簡(jiǎn)化寄存器的外電路，應(yīng)用更方便。集成化移位寄存器一寄存器由Q1四位邊 D觸發(fā) 組成

G3

G 行選擇 選擇由S1、兩個(gè)狀

&&& &1的輸入式為并1行的，1出也是&&& &

（也稱為總G處于斷路狀態(tài)，各GG 互不影E XS 使寄存器

S3、端 E S

圖10.974LS173 圖10.974LS173

1 數(shù) 保持 三態(tài)PRdRdRS0 0 1M31/2 1,4DABCAD中的SRG4(ShiftRegister4)是四 表CT74LS194表CT74LS194 ABCDQAQBQCL HHHHLABCDQA0QB0QC0 HLHH QAnQBnHLHL QAnQBnHHLHQBnQCnQ HHLLQBnQCnQ HLLQA0QB0QC0二進(jìn)制串行加法過程是從低位至逐位進(jìn)行。就好象用手算的方法把兩個(gè)多位數(shù)相加的過程一樣。這種運(yùn)算從數(shù)的最低位開始，每次加一位，依次從最低位至最依次進(jìn)行，如果是二個(gè)n位二進(jìn)制的和數(shù)Si及進(jìn)位數(shù)Ci后才進(jìn)行下一位i+1位的運(yùn)二進(jìn)制數(shù)，按串行運(yùn)算方式相加的電路。它主要由一個(gè)全加器、一個(gè)進(jìn)位寄存器及兩個(gè)移位存放被加數(shù)和運(yùn)算過程中產(chǎn)生的和數(shù)的AiAiSiCi-G&&

QQX1X0

XGX1X0Q&AiSiCi-累加器和加數(shù)移位寄存器中，同時(shí)將進(jìn)位寄存器置“0”?？刂崎TG，相加運(yùn)算便按照時(shí)鐘脈沖CP的節(jié)拍XGX1X0Q&AiCi-Ci-1=C0-1=0 S0S0=A0⊕B0⊕C0-在第一個(gè)CP上升沿的作用下，移位寄存器中的加數(shù)和被加數(shù)都向移動(dòng)了一位，其和S0得以存入累加S1=A1⊕B1⊕C0個(gè)寄存單元中；進(jìn)位

C1=（A1⊕B1）C0A1B1被暫時(shí)寄存XG&XG&X1X0AiSiCi-Q入數(shù)為：Ai=B1，Bi=A1，Ci-1=C0，而相加結(jié)XGX1X0Q&AiCi-走，而原來存放被加數(shù)的累加寄存器中就存入當(dāng)相加控制信號(hào)X當(dāng)相加控制信號(hào)X=0XGX1X0Q&AiSiCi-用VHDL語言描述行輸出8位移位寄存器，該移位寄存器由D觸發(fā)器LIBRARYIEEE；IEEEENTITYshift8IS；寄存器Shift8是一個(gè)實(shí)體ENDshift8；描述移位寄存器Shift8結(jié)束ARCHITECTUREsampleOFshift8IS；構(gòu)造一個(gè)八COMPONENTdff；寄存器由D觸發(fā)器構(gòu)成PORT(d,clk:INSTD_LOGIC；q:OUTENDCOMPONENT；以上四句對(duì)D