國(guó)開(kāi)數(shù)字電子電路形考答案

數(shù)字電子電路形考答案1題目1十進(jìn)制數(shù)（127.0625）10換算成二進(jìn)制數(shù)，正確結(jié)果是（a）。選擇一項(xiàng)：A.（1111111.0001）2B.（11101.101）2C.（1011101.0011）2題目22將二進(jìn)制數(shù)（101011.101101）轉(zhuǎn)換成十進(jìn)制數(shù)，正確結(jié)果是（c ）選擇一項(xiàng)：2A.（45.839844）10B.（44.839125）10C.（43.703125）10題目32將二進(jìn)制數(shù)（100110.100111）轉(zhuǎn)換成十六進(jìn)制數(shù)，正確結(jié)果是（a ）選擇一項(xiàng)：2A.（26.9C）16B.（46.47）16C.（92.97）16題目4A.B.C.經(jīng)證明，等式（b ）正確A.B.C.題目5在下列真值表中，A、B為輸入邏輯值，（ a）列的輸出結(jié)果有誤。AB001000101010011選擇一項(xiàng)：11101A.B.A.B.C.題圖所示電路能夠?qū)崿F(xiàn)（b ）邏輯關(guān)系。選擇一項(xiàng)：與或與或非題目7TTL電路，0.7V的輸入電壓為（a）選擇一項(xiàng)：低電平高電平不能確定8在門(mén)電路的電氣特性中，將輸出電壓急劇上升或下降所對(duì)應(yīng)的（c）電壓。選擇一項(xiàng)：開(kāi)啟電壓輸出電壓輸入電壓題目9對(duì)于TTL電路，當(dāng)本級(jí)門(mén)電路輸出高電平時(shí)，輸出端電流（b ）選擇一項(xiàng)：向內(nèi)流入，電路帶灌電流負(fù)載向外流出，電路帶拉電流負(fù)載不確定題目10OC門(mén)“線(xiàn)與”連接并正常工作的前提是（c）選擇一項(xiàng)：電路輸出端需要外接電源OC電路輸出端只需一個(gè)外接負(fù)載電阻題目11CMOS電路多余輸入端（a ）選擇一項(xiàng)：不能懸空不確定能懸空題目12題圖所示邏輯電路邏輯關(guān)系是（b ）。選擇一項(xiàng)：A.B.C.標(biāo)記題目信息文本二、判斷題（每小題4分，共32分）題目13將十進(jìn)制小數(shù)轉(zhuǎn)換成其他進(jìn)制數(shù)時(shí)，應(yīng)把小數(shù)部分乘以新進(jìn)制的基數(shù)（如二制的基數(shù)為2），把得到的整數(shù)部分作為新進(jìn)制小數(shù)部分的最低位。（ ）選擇一項(xiàng)：對(duì)錯(cuò)題目14邏輯函數(shù)可以用真值表、邏輯表達(dá)式和邏輯電路圖來(lái)表示，也可以用卡諾圖示，但卡諾圖與其他形式不能相互轉(zhuǎn)換。（ ）選擇一項(xiàng)：對(duì)錯(cuò)題目15量的邏輯關(guān)系。（）選擇一項(xiàng)：對(duì)錯(cuò)題目16能力決定。（）選擇一項(xiàng)：對(duì)錯(cuò)題目17三態(tài)門(mén)是能夠?qū)崿F(xiàn)“線(xiàn)與”的邏輯門(mén)，當(dāng)它處于高阻態(tài)時(shí)，輸出端與電路連接斷開(kāi)。（）選擇一項(xiàng)：對(duì)錯(cuò)題目18CMOS用。（）選擇一項(xiàng)：對(duì)錯(cuò)題目19CMOS反相器的噪聲容限大于TTL門(mén)電路的噪聲容限，所以抗干擾能力也比TTL電路強(qiáng)。（選擇一項(xiàng)：對(duì)錯(cuò)題目20CMOS電路多余輸入端不能懸空，TTL當(dāng)于邏輯高電平。（）選擇一項(xiàng)：對(duì)錯(cuò)標(biāo)記題目信息文本三、綜合題（5420分標(biāo)記題目信息文本設(shè)計(jì)一個(gè)三人表決器，A、B、C三人中多數(shù)同意決議才能通過(guò)，其中A有一票否決權(quán)。題目21根據(jù)題意列出真值表，正確結(jié)果為（）；ABCF00000010010001101000101011001111(a)ABCF00000010010001111000101111011111(b)ABCF00000010010001101000101111011111(c)選擇一項(xiàng)：真值表（c）真值表（a）真值表（b）題目22按最小項(xiàng)列出正確的邏輯表達(dá)式為（選擇一項(xiàng)：A.B.C.題目23正確是最簡(jiǎn)邏輯表達(dá)式為（）選擇一項(xiàng)：A.B.C.標(biāo)記題目信息文本電路方案。題目24該電路為一個(gè)門(mén)電路連接較多門(mén)電路作為負(fù)載的結(jié)構(gòu)形式，該電路應(yīng)該先選用（ ）；選擇一項(xiàng)：兩者均可CMOSTTL題目25該電路以靜態(tài)工作狀態(tài)為主，若考慮功耗因素應(yīng)選用（ ）選擇一項(xiàng)：兩者均可TTLCMOS數(shù)字電子電路形考答案2題目1由組合邏輯電路的功能特點(diǎn)可知，任意時(shí)刻電路的輸出( )選擇一項(xiàng)：僅取決于電路過(guò)去的輸出狀態(tài)與該時(shí)刻輸入狀態(tài)和電路過(guò)去的輸出狀態(tài)均有關(guān)僅取決于該時(shí)刻的輸入狀態(tài)題目2下列消除競(jìng)爭(zhēng)冒險(xiǎn)的方法中，( )是錯(cuò)的選擇一項(xiàng)：引入時(shí)鐘脈沖接入濾波電容在邏輯設(shè)計(jì)時(shí)增加冗余項(xiàng)題目3普通二進(jìn)制編碼器的輸入變量中，任何時(shí)刻( 選擇一項(xiàng)：均可多個(gè)被編對(duì)象有輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼僅有一個(gè)被編對(duì)象有輸入，其他均沒(méi)有輸入均可多個(gè)被編對(duì)象有輸入，它們共同確定編碼結(jié)果4三位同學(xué)按“少數(shù)服從多數(shù)”原則設(shè)計(jì)表決器邏輯電路，下列電路中（）誤的。選擇一項(xiàng)：圖（c）圖（a）圖（b）題目5下列三個(gè)邏輯電路框圖中，（）是譯碼器。選擇一項(xiàng)：bca題目6161選擇一項(xiàng)：4168

)個(gè)數(shù)據(jù)輸入端。A.B.A.B.由時(shí)序邏輯電路的功能特點(diǎn)可知，任意時(shí)刻觸發(fā)器電路的輸出狀態(tài)( )選擇一項(xiàng)：僅取決于現(xiàn)在的輸出狀態(tài)不僅取決于輸入信號(hào)，還與輸入信號(hào)作用前的現(xiàn)態(tài)有關(guān)僅取決于電路的輸入信號(hào)題目8主從觸發(fā)器在每個(gè)CP脈沖周期，( )選擇一項(xiàng)：主觸發(fā)器和從觸發(fā)器的輸出狀態(tài)都只能改變一次主觸發(fā)器只能改變一次，但從觸發(fā)器的輸出狀態(tài)可能改變多次主觸發(fā)器的輸出狀態(tài)可能改變多次，但從觸發(fā)器只能改變一次題目9由RS觸發(fā)器的真值表可知，它的狀態(tài)方程和約束條件是（ ）。RRS0001110110不允許選擇一項(xiàng)：C.題目10C.為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換成并行輸出的數(shù)據(jù)，可以使用( )選擇一項(xiàng)：移位寄存器數(shù)據(jù)選擇器計(jì)數(shù)器題目11與同步時(shí)序電路相比，異步時(shí)序電路的主要缺點(diǎn)是( )選擇一項(xiàng)：抗干擾能力差功耗大速度慢題目12N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度為( 的計(jì)數(shù)器選擇一項(xiàng)：2NN2N二、判斷題（每小題4分，共32分）題目13組合邏輯電路符合邏輯關(guān)系的最簡(jiǎn)電路形式不會(huì)發(fā)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。( )選擇一項(xiàng)：對(duì)錯(cuò)題目14則，只有在低位相等時(shí)，才需要比較高位。選擇一項(xiàng)：對(duì)錯(cuò)題目15CMOS結(jié)構(gòu)的組合邏輯越來(lái)越多被采用，是因?yàn)镃MOS電路耗電量低。（）選擇一項(xiàng)：對(duì)錯(cuò)題目16地。（）選擇一項(xiàng)：對(duì)錯(cuò)題目17觸發(fā)器雖然也是由門(mén)電路構(gòu)成，但它與組合邏輯電路不同，具有邏輯狀態(tài)的憶功能。( )選擇一項(xiàng)：對(duì)錯(cuò)題目18JKJKJKCP的作用下特性方程應(yīng)為。（）對(duì)錯(cuò)題目19DD觸發(fā)器的現(xiàn)態(tài)CP脈沖該觸發(fā)器翻轉(zhuǎn)一次，D端應(yīng)接至。（）對(duì)錯(cuò)題目20MNM＜NM＞N時(shí)則適合采用級(jí)聯(lián)法。（）選擇一項(xiàng)：對(duì)錯(cuò)標(biāo)記題目三、綜合題（5420分標(biāo)記題目信息文本2-3ABCD18421BCD題目21該電路最簡(jiǎn)與或形式的邏輯表達(dá)式是（）選擇一項(xiàng)：A.B.C.題目22經(jīng)分析，該電路具有（ ）功能選擇一項(xiàng)：四舍五入表決單、雙數(shù)判斷題目23分析圖2-4所示電路的邏輯功能。在下列選項(xiàng)中選擇正確答案填入空內(nèi)。該電路使用的觸發(fā)器是（ ）選擇一項(xiàng)：JKJKJK題目24分析可知，該電路為（ ）。選擇一項(xiàng)：2-5（b）所示，能自啟動(dòng)五進(jìn)制同步計(jì)數(shù)器，2-5（a）所示，不能自啟動(dòng)五進(jìn)制同步計(jì)數(shù)器，2-5（c）所示，能自啟動(dòng)六進(jìn)制同步計(jì)數(shù)器，題目25在CP脈沖的作用下，該電路時(shí)序圖為（ ）。選擇一項(xiàng)：A.2-6（c）B.2-6（a）C.標(biāo)記題目一、選擇題（452分）題目1單穩(wěn)態(tài)觸發(fā)器與多諧振蕩器在狀態(tài)的區(qū)別是（ ）選擇一項(xiàng)：前者沒(méi)有穩(wěn)態(tài)，后者只有一個(gè)穩(wěn)態(tài)前者只有一個(gè)穩(wěn)態(tài)，后者沒(méi)有穩(wěn)態(tài)前者沒(méi)有穩(wěn)態(tài)，后者有兩個(gè)穩(wěn)態(tài)題目2石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（ ）選擇一項(xiàng)：速度快振蕩頻率穩(wěn)定價(jià)格便宜題目3為了將正弦信號(hào)轉(zhuǎn)換成脈沖信號(hào)，信號(hào)頻率不變，可以采用（ ）選擇一項(xiàng)：施密特觸發(fā)器單穩(wěn)態(tài)觸發(fā)器多諧振蕩器題目4A.B.C.555定時(shí)器的閾值為（ ）A.B.C.題目5A/DD/A轉(zhuǎn)換器中，衡量轉(zhuǎn)換精度通常用（）選擇一項(xiàng)：分辨率轉(zhuǎn)換誤差分辨率和轉(zhuǎn)換誤差題目6A/D轉(zhuǎn)換器中，（）選擇一項(xiàng)：并行比較型逐次比較型雙積分型題目7某自動(dòng)控制系統(tǒng)中，微機(jī)與執(zhí)行部件之間的接口電路應(yīng)采用（）選擇一項(xiàng)：D/AA/D施密特觸發(fā)器題目8RAM是由存儲(chǔ)矩陣、地址( )和讀/寫(xiě)控制電路三部分組成的選擇一項(xiàng)：分配器譯碼器編碼器只能讀出不能改寫(xiě)，信息可永久保存的半導(dǎo)體存儲(chǔ)器是（ ）選擇一項(xiàng)：ROMEPROMPROM題目10利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息的RAM稱(chēng)為（）。選擇一項(xiàng)：閃存SRAMDRAM題目11某ROM電路有8根地址線(xiàn)，4根數(shù)據(jù)線(xiàn)，該ROM電路的容量為( 選擇一項(xiàng)：A.1024×4B.512×4C.256×4題目12下列PLD芯片中，與陣列、或陣列均為可編程的是( )器件選擇一項(xiàng)：GALPALPLA題目132-6所示陣列邏輯電路的邏輯函數(shù)表達(dá)式是（）。選擇一項(xiàng)：A. XB.C.標(biāo)記題目信息文本二、判斷題（每小題4分，共48分）題目14單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度僅取決于電路本身的充放電時(shí)間參數(shù)，而與輸觸發(fā)脈沖無(wú)關(guān)。( )選擇一項(xiàng)：對(duì)錯(cuò)題目15多諧振蕩器不需要外加輸入信號(hào)，只要接通電源就能通過(guò)自激產(chǎn)生振蕩波形所以它也是一種正弦波振蕩器。( )選擇一項(xiàng)：對(duì)錯(cuò)題目16555定時(shí)器是一種用途極廣泛的集成電路包括雙極型和CMOS型產(chǎn)品的所有號(hào)最后三位數(shù)碼都是555，外部引腳的排列完全相同。( )選擇一項(xiàng)：對(duì)錯(cuò)題目17D/A轉(zhuǎn)換器的轉(zhuǎn)換精度與電阻網(wǎng)絡(luò)的元件參數(shù)誤差有關(guān)與基準(zhǔn)電壓的穩(wěn)定性關(guān)。( )選擇一項(xiàng)：對(duì)錯(cuò)題目18若逐次逼近型A/D轉(zhuǎn)換器的輸出為n位數(shù)字量，進(jìn)行一次A/D轉(zhuǎn)換至少需要過(guò)n+2個(gè)CP周期才能完成。( )選擇一項(xiàng)：對(duì)錯(cuò)題目19A/D轉(zhuǎn)換器的相對(duì)誤差≤±LSB/2，表明實(shí)際輸出的數(shù)字量與理論值的誤差小于最低位的半個(gè)字。( )選擇一項(xiàng)：對(duì)錯(cuò)題目20RAM是由存儲(chǔ)矩陣和地址譯碼器兩部分組成的( )選擇一項(xiàng)：對(duì)錯(cuò)題目21SRAM是利用MOS管柵極電容存儲(chǔ)電荷效應(yīng)的半導(dǎo)體