時(shí)序約束與分析基礎(chǔ)課件

時(shí)序約束與分析基礎(chǔ)

1常用設(shè)計(jì)約束種類時(shí)序約束：規(guī)范設(shè)計(jì)的時(shí)序行為，表達(dá)設(shè)計(jì)者期望滿足的時(shí)序條件，指導(dǎo)綜合和布局布線階段的優(yōu)化方法等。區(qū)域與位置約束：主要指芯片I/O引腳位置，以及指導(dǎo)工具在芯片特定的物理區(qū)域進(jìn)行布局布線。其他約束：目標(biāo)芯片型號(hào)、電氣特性等。時(shí)序約束的作用：提高設(shè)計(jì)的工作頻率；獲得正確的時(shí)序報(bào)告。2幾種常見的時(shí)序約束的基本概念1.周期與最高頻率：通常指時(shí)鐘所能達(dá)到的最高工作頻率。2.時(shí)鐘建立時(shí)間tsu：指時(shí)鐘到達(dá)前，數(shù)據(jù)和使能信號(hào)已經(jīng)準(zhǔn)備好的最小時(shí)間間隔。3.時(shí)鐘保持時(shí)間th：指能保證有效時(shí)鐘沿正確采樣的數(shù)據(jù)和使能信號(hào)在時(shí)鐘沿之后的最小穩(wěn)定時(shí)間間隔。4.時(shí)鐘輸出延時(shí)tco：指從時(shí)鐘有效沿到數(shù)據(jù)有效輸出的最大時(shí)間間隔。5.引腳到引腳的延時(shí)tpd：信號(hào)從輸入管腳進(jìn)來到達(dá)輸出管腳的最大時(shí)間間隔。6.Slack：是否滿足時(shí)序的稱謂。正的Slack表示滿足時(shí)序，負(fù)的Slack表示不滿足時(shí)序。7.時(shí)鐘偏斜(clockshew)：指一個(gè)同源時(shí)鐘到達(dá)兩個(gè)不同的寄存器時(shí)鐘端的時(shí)間差別。3幾個(gè)時(shí)序約束的基本概念1.周期和最高頻率：指時(shí)鐘的周期和最高工作頻率。2.時(shí)鐘建立時(shí)間：時(shí)鐘到達(dá)前，數(shù)據(jù)和使能信號(hào)已經(jīng)準(zhǔn)備好的最小時(shí)間間隔。3.時(shí)鐘保持時(shí)間：指能保證有效時(shí)鐘沿正確采樣的數(shù)據(jù)和使能信號(hào)在時(shí)鐘沿之后的最小穩(wěn)定時(shí)間。4.時(shí)鐘輸出延時(shí)：指時(shí)鐘有效沿到數(shù)據(jù)有效輸出的最大時(shí)間間隔。5.引腳到引腳的延時(shí)：指信號(hào)從輸入管腳進(jìn)來，穿過組合邏輯，到達(dá)輸出管腳的延時(shí)。CPLD這一時(shí)間固定。6.時(shí)鐘偏斜：指一個(gè)同源時(shí)鐘到達(dá)兩個(gè)不同的寄存器時(shí)鐘端的時(shí)間差別。7.Slack稱謂。正的Slack表示滿足時(shí)序，負(fù)的Slack表示不滿足時(shí)序。5時(shí)序路徑6從引腳到引腳輸入到輸出路徑示意圖7從輸入到寄存器輸入到寄存器路徑示意圖8從寄存器到寄存器輸入到輸出路徑示意圖10輸入延時(shí)約束輸入最大延時(shí)約束示意圖Tsu≤Tclk–最大輸入延時(shí)12輸出延時(shí)約束輸出最大延時(shí)約束示意圖tco≤Tclk-最大輸出延時(shí)14輸出延時(shí)約束輸出最小延時(shí)約束示意圖tco≥最小輸出延時(shí)15寄存器延時(shí)約束最大時(shí)鐘頻率計(jì)算示意圖16寄存器延時(shí)約束Launch&LatchEdge示意圖17寄存器延時(shí)約束Setup&HoldTime示意圖18寄存器延時(shí)約束ClockArrivalTime示意圖20寄存器延時(shí)約束DataRequiredTimeforSetup示意圖21寄存器延時(shí)約束SetupSlack示意圖23寄存器延時(shí)約束HoldSlack示意圖242627設(shè)置時(shí)序約束的方法原則：先全局，后個(gè)別。1.通過Assignment/TimingAnalysisSettings菜單命令。2.通過Assignment/ClassicTimingAnalyzerWiards菜單命令。3.通過Assignment/AssignmentEditor選項(xiàng)在圖形界面下完成對設(shè)計(jì)時(shí)序的約束。283031設(shè)置時(shí)序約束的方法1.通過Assignment/TimingAnalysisSettings菜單命令。2.通過Assignment/ClassicTimingAnalyzerWiards菜單命令。3.通過Assignment/AssignmentEditor選項(xiàng)在圖形界面下完成對設(shè)計(jì)時(shí)序的約束。32331.指定全局性時(shí)序約束（1）時(shí)序驅(qū)動(dòng)的編譯（TDC）Assignments/setting/FitterSetting優(yōu)化內(nèi)容：優(yōu)化時(shí)序：修改節(jié)點(diǎn)位置處理關(guān)鍵路徑優(yōu)化保持時(shí)間：修改布局布線，滿足最小時(shí)序和保持時(shí)間的要求優(yōu)化I/O單元寄存器的放置：將寄存器移動(dòng)到I/O單元中。343536（2）全局時(shí)鐘設(shè)置條件：設(shè)計(jì)中只有一個(gè)全局時(shí)鐘。執(zhí)行命令：Assignments/TimingAnalysisSettings/ClassicTimingAnalyyzer/Settings（3）全局的I/O時(shí)序設(shè)置執(zhí)行命令：Assignments/TimingAnalysisSettings/ClassicTimingAnalyyzer/Settings3738（3）時(shí)序向?qū)?zhí)行命令：Assignment/ClassicTimingAnalyzerWiards2.指定個(gè)別時(shí)序約束（1）指定個(gè)別時(shí)鐘要求通過Assignment/ClassicTimingAnalyzerWiards或Assignments/TimingAnalysisSettings單擊IndividualClocks394041（2）個(gè)別時(shí)序約束執(zhí)行命令：AssignmentsEditor在AssignmentName中選擇約束項(xiàng)目，如ClockSettings（3）時(shí)序約束的種類可以單點(diǎn)、