數(shù)據(jù)手冊(cè)-lpc2214-02中文用戶手冊(cè)

LPC2114/2124/2212/2214是基于一個(gè)支持實(shí)時(shí)仿真和的16/32位ARM7TDMI-STMCPU的微控器，并帶有128/256k字節(jié)(kB)嵌入的高速Flash器。128位寬度的器接口和獨(dú)特的加速結(jié)構(gòu)使3216Thumb模式將代碼規(guī)模降低超過(guò)30%，而性能的損失卻很小。LPC2114/2124/2212/22146414432位定時(shí)器、410ADC810位ADC（64腳和144腳封裝）以及多達(dá)9個(gè)外部中斷使它們特別適用于工業(yè)控制、醫(yī)療系統(tǒng)、控制和POS機(jī)。6446GPIO144GPIO76（使用了外部器）～112個(gè)（單片應(yīng)用）。由于內(nèi)置了寬范圍的串行通口，它們也非常適合于通信網(wǎng)關(guān)、協(xié)議轉(zhuǎn)換器、嵌入式軟modern以及其它各種類型的應(yīng)用。16/3264/144ARM7TDMI-S微控制器128/256K字節(jié)片內(nèi)Flash程序器（在工作溫度范圍內(nèi)，片內(nèi)Flash器至少可擦除和8、1632位總線（144腳封裝程512字節(jié)，扇區(qū)擦除或整片擦除只需400ms。嵌入式宏單元（ETM）支持對(duì)執(zhí)行代碼進(jìn)行無(wú)干擾的高速實(shí)時(shí)4/8路（64/144腳封裝）10位A/D2.44us2個(gè)32位定時(shí)器（帶4路捕獲和4路比較通道 中斷引腳（EIN和CAP功能。片內(nèi)晶振頻率范圍：1~30MHz－CPU操作電壓范圍：1.65~1.95V(1.8V+/－I/O操作電壓范圍：3.0~3.6V(3.3V+/POS1LPC2114/2124/2212/221410A/D注161284—162564—161288162568LPC2114/2124/2212/2214包含一個(gè)支持仿真的ARM7TDMI-SCPU、與片內(nèi)器控制器接口的ARM7ARMAMBA總線的兼容超集。LPC2114/2124/2212/2214ARM7TDMI-S配置為小端（little-endian）字AHB外設(shè)分配了2M字節(jié)的地址范圍，它位于4G字節(jié)ARM器空間的最頂端。每個(gè)AHB外設(shè)都AHBVPBVPBAHB總線相連。VPB2M3.5GB地址點(diǎn)開始。每個(gè)VPB外設(shè)在VPB地址空間內(nèi)都分配了16k字節(jié)地址空間。ARM7TDMI-S在THUMB后面一個(gè)關(guān)鍵的概念是“超精簡(jiǎn)指令集”?；旧?，ARM7TDMI-S處理器具有兩個(gè)指THUMB16ARMARM的大多1616THUMBARM代碼一樣，在相同的32位寄存器上進(jìn)行操作。LPC2114/2212集成了一個(gè)128K，而LPC2124/2214集成了256K的FLASH器系統(tǒng)。該器可序運(yùn)行時(shí)對(duì)FLAH進(jìn)行擦除和/或編程，這樣就為數(shù)據(jù)和現(xiàn)場(chǎng)固件的升級(jí)都帶來(lái)了極大的靈活性。LPC2114/2124/2212/2214含有16kB的靜態(tài)RAM，可用作代碼和/或數(shù)據(jù)的。SRAM支持8位、16位和32位。次的寫請(qǐng)求（即：在一次“熱”復(fù)位后，SRAM不會(huì)反映最后一次寫入的內(nèi)容）。任何在復(fù)位后檢查SRAM內(nèi)容的程序都必須注意這一點(diǎn)。通過(guò)對(duì)一個(gè)單元執(zhí)行兩次相同的寫操作可保證復(fù)位后數(shù)據(jù)的寫入。寫入SRAM。1當(dāng)使用測(cè)試/調(diào)試接口時(shí)，共用這些管腳的GPIO/其它功能都不可21LPC2114/2124/2212/2214LPC2114/2124/2212/2214對(duì)LPC2114/2124/2212/2214特殊功能寄存器的必須遵循以下方式下表列舉了LPC2114/2124/2212/2214微控制器的所有寄存器，這些寄存器均按照地址進(jìn)行。對(duì)特殊功能寄存器的分為讀/寫、只讀或只寫幾種操作（R/W,RO和WO）。是不確定的，把這些不確定的復(fù)位值稱為“未定義”。實(shí)際應(yīng)用中不會(huì)用到的復(fù)位值稱為“NA”。某 寄存器的值并不受復(fù)位的影響。這些復(fù)位值用*來(lái)表示，如果RTC使能，這些寄存器必須進(jìn)行軟件初LPC2114/2124/2212/2214的寄存器可8、163228位寄存器，MSB（最高有效位）列的位置用來(lái)存放寄存器的位7，LSB（最低有效位）列的位置用來(lái)存放寄存器的位0。器的位0。例如：PCR寄存器（地址：0xE001404C）的位“ENA61415，8，70保留。MCR寄存器（0xE0014014）的位“StoponMR6203121保留。2LPC2114/2124/2212/2214地址偏名描復(fù)位看門狗模寄存————0看門狗定時(shí)常數(shù)寄存32位數(shù)看門狗喂狗存8位數(shù)據(jù)（0xAA，后為看門狗寄存32位數(shù)T0中斷寄器0T0控制寄器——————復(fù)使0T0計(jì)數(shù)32位數(shù)0T0預(yù)分頻存32位數(shù)0T0預(yù)分頻數(shù)32位數(shù)04個(gè)保留位（-StopIntStop0IntStopIntStopIntT0匹配寄32位數(shù)0T0匹配寄32位數(shù)0T0匹配寄32位數(shù)0T0匹配寄32位數(shù)0續(xù)上續(xù)上地址偏名描復(fù)位4個(gè)保留位（-IntonIntCpt3IntInton0IntCpt2IntIntonIntCpt1IntCpt1IntonIntCpt0IntT0捕獲寄32位數(shù)0T0捕獲寄32位數(shù)0T0捕獲寄32位數(shù)0T0外部匹配4個(gè)保留位（-外部匹配控制外部匹配控制0外部匹配控制外部匹配控制—T1中斷寄器0T1控制寄器——————復(fù)使0T1計(jì)數(shù)32位數(shù)0T1預(yù)分頻存32位數(shù)0T1預(yù)分頻數(shù)32位數(shù)0T1匹配控制4個(gè)保留位（-StopIntStop0IntStopIntStopIntT1匹配寄32位數(shù)0T1匹配寄32位數(shù)0T1匹配寄32位數(shù)0T1匹配寄32位數(shù)0地址偏名描復(fù)位T1捕獲控制4個(gè)保留位（-IntonIntCpt3IntInton0IntCpt2IntIntonIntCpt1IntIntonIntCpt0IntT1捕獲寄32位數(shù)0T1捕獲寄32位數(shù)0T1捕獲寄32位數(shù)0T1捕獲寄32位數(shù)0T1外部匹配4個(gè)保留位（-外部匹配控制外部匹配控制0外部匹配控制外部匹配控制外外外外U0接收緩8位數(shù)未定U0發(fā)送保8位數(shù)U0除數(shù)鎖8位數(shù)U0中斷使00000使能線狀使使能數(shù)Av0U0除數(shù)鎖8位數(shù)0U0中斷FIFO使00U0FIFO控Rx觸---U0TxFIFO位U0RxFIFO位U0使0U0線控設(shè)置隔奇偶定偶選奇偶能停止個(gè)字長(zhǎng)度選0U0線狀Rx錯(cuò)U0高速緩8位數(shù)0地址偏名描復(fù)位U1接收緩8位數(shù)未定U1發(fā)送保8位數(shù)U1除數(shù)鎖8位數(shù)U1中斷使0000使AvInt0U1除數(shù)鎖8位數(shù)0U1中斷FIFO使00U1FIFO控Rx觸---U1TxFIFO位U1RxFIFO位U1使0U1線控設(shè)置隔奇偶定偶選奇偶能停止個(gè)字長(zhǎng)度選0U1Modem制000回000U1線狀Rx錯(cuò)U1高速緩8位數(shù)0U1Modem態(tài)DeltaDeltaDelta0中斷-----0----定時(shí)器控----使-復(fù)使0定時(shí)器計(jì)數(shù)32位數(shù)0預(yù)分頻32位數(shù)0預(yù)分頻器計(jì)數(shù)32位數(shù)0地址偏名描復(fù)位11位保留（-StopIntStop0IntStopIntStopIntStopIntStopIntStopInt匹配寄存器32位數(shù)0匹配寄存器32位數(shù)0匹配寄存器32位數(shù)0匹配寄存器32位數(shù)0匹配寄存器32位數(shù)0匹配寄存器32位數(shù)0匹配寄存器32位數(shù)0控制--0--鎖存使-使M6鎖使M5鎖使M4鎖使M3鎖使M2鎖使M1鎖使M0鎖0I2C控制設(shè)---0I2C狀5位狀000I2C數(shù)8位數(shù)0I2C從地7位數(shù)0SCL占空比存器高半16位數(shù)SCL占空比存器低半16位數(shù)I2C控制清----SPI0控---0SPI0狀---0SPI0數(shù)8位數(shù)0SPI0時(shí)鐘計(jì)器8位數(shù)0地址偏名描復(fù)位SPI0中斷標(biāo)-------SPI0SPI1控---0SPI1狀---0SPI1數(shù)8位數(shù)0SPI0時(shí)鐘計(jì)器8位數(shù)0SPI1中斷標(biāo)-------SPI0中斷位------*時(shí)鐘節(jié)拍計(jì)器15位數(shù)-*時(shí)鐘控----*計(jì)數(shù)器遞增斷寄存**0-----星期（3位*---小時(shí)（5位--分（6位--秒（6位1----*年（12位----月（4位---日（月份）（5位完整時(shí)間寄20位保留（-日（年）（12位*秒寄存--6位數(shù)*分寄存--6位數(shù)*小時(shí)寄存---5位數(shù)*日期(月)寄器---5位數(shù)*星期寄存-----3位數(shù)*日期(年)寄器7位保留（-9位數(shù)*月寄存----4位數(shù)*年寄存4位保留（-12位數(shù)*秒--6位數(shù)*分--6位數(shù)*小警---5位數(shù)*地址偏名描復(fù)位日期(月)值---5位數(shù)*星期-----3位數(shù)*日期(年)值7位保留（-9位數(shù)*月值----4位數(shù)*年4位保留12位數(shù)*預(yù)分頻值整部3位保留（-13位數(shù)0預(yù)分頻值小部-15位數(shù)0GPIO32位數(shù)PIO0管腳值GPIO0輸出設(shè)32位數(shù)0GPIO0方向控32位數(shù)0GPIO0輸出清32位數(shù)0GPIO32位數(shù)PIO1管腳值GPIO1輸出設(shè)32位數(shù)0GPIO1方向控32位數(shù)0GPIO1輸出清32位數(shù)0GPIO32位數(shù)PIO2管腳值GPIO2輸出設(shè)32位數(shù)0GPIO2方向控32位數(shù)0GPIO2輸出清32位數(shù)0GPIO32位數(shù)PIO3管腳值地址偏名描復(fù)位GPIO3輸出設(shè)32位數(shù)0GPIO3方向控32位數(shù)0GPIO3輸出清32位數(shù)0管腳連接模管腳功能選寄存器32位數(shù)0管腳功能選寄存器32位數(shù)04擇寄存器-024位管腳配置數(shù)據(jù)（144腳封裝保留位（64腳封裝配置數(shù)-ADC控--8位數(shù)8位數(shù)ADC數(shù)-X-10位數(shù)-系統(tǒng)控制模------2位數(shù)0 AM控MAM時(shí)間制-----3位數(shù)器制------2位數(shù)0PLL控------0PLL配-2位數(shù)據(jù)5位數(shù)據(jù)0PLL狀-----0-2位數(shù)據(jù)5位數(shù)據(jù)PLL饋8位數(shù)功率控------0外設(shè)功率控19位保留（---0-地址偏名描復(fù)位VPB分頻控------2位數(shù)0外部中斷標(biāo)志-----0外部中斷喚-----0外部中斷寄存----0外部中斷寄存----0外部器控制器-MW(BOOT1:0------------------------------------向量中斷控制IRQ狀態(tài)寄器32位數(shù)0sFIQ狀態(tài)寄器32位數(shù)0所有中斷狀32位數(shù)0中斷選32位數(shù)0中斷使32位數(shù)0中斷使能清32位數(shù)0軟件中32位數(shù)0軟件中斷清32位數(shù)W0地址偏名描復(fù)位n保護(hù)使32位數(shù)0向量地32位數(shù)0默認(rèn)向量地32位數(shù)00向量地址32位數(shù)01向量地址32位數(shù)0：向量地址32位數(shù)00向量控制0存--1位數(shù)5位數(shù)01存--1位數(shù)5位數(shù)0：向量控制寄存--1位數(shù)5位數(shù)0LPC2114/2124/2212/2214器尋器LPC2114/2124/2212/2214包含幾個(gè)不同的器組，見以下各圖。圖2所示為復(fù)位后從用戶角度所看到的整個(gè)地址空間。中斷向量支持地址的重新，詳見后面的章節(jié)。AHB外AHB外保留給外部Boot保留給片16kB片內(nèi)靜態(tài)256kB片內(nèi)非易失 128kB片內(nèi)非易失性3.753.53.02.01.00.0

0xFFFF0xF0000xE0000xC0000x80000x40000x40000x00040x00030x00020x00010x0000圖2系統(tǒng)器4.0GB-23.753.5GB+2

0xFFFFVPB0xFFDF0xF0000xEFFF0xE0200xE01F0xE000

圖3外設(shè)器3～5顯示了從不同角度所觀察到的外設(shè)地址空間。AHB和VPB2M字節(jié)，可各自分12816k字節(jié)。這樣可簡(jiǎn)化每個(gè)外設(shè)的地址譯碼。所有外設(shè)寄存器不管規(guī)格大小，都按照字地址進(jìn)行分配（32位邊界。這樣就不再需要使用字節(jié)定位的硬件來(lái)進(jìn)行小邊界的字節(jié)（8位）或半字（16位）。不管字還是半字寄存器都是。例如，不可能對(duì)一個(gè)字向量中斷控制(AHB向量中斷控制(AHB(AHB外設(shè)(AHB外設(shè)(AHB#(AHB#(AHB外設(shè)#(AHB#0xFFFF0xFFFF0xFFFF0xFFFF0xFFE10xFFE00xFFE00xFFE00xFFE04AHB外設(shè)(VPB外設(shè)#14-1000xE01F5VPB外設(shè)

0xE0030xE0030xE0030xE0020xE0020xE0020xE0020xE0010xE0010xE0010xE0010xE0000xE0000xE0000xE000LPC2114/2124/2212/2214器重新和BOOT器概念和操作模LPC214/2124/2212/2214它個(gè)都需由于ARM7處理器上的中斷向量位址0x00000000~0x0000001C，見表3），BootBlock和SRAM空間的一小部分需要重新來(lái)實(shí)現(xiàn)在不同操作模式下對(duì)中斷的使用，見表4。中斷的重新通過(guò)器控制特性來(lái)實(shí)現(xiàn)，詳見系統(tǒng)控制模塊一節(jié)。3ARM0x00000x00000x00000x00000x00000x00000x00000x0000*ARMBootFlash表4LPC2114/2124/2212/2214器模Flash模當(dāng)在器中識(shí)別了一個(gè)有效的用戶程序標(biāo)識(shí)并且Boot裝載操RAM模復(fù)位BOOT1:0不注：該模式只適用于LPC2212/2214！為了與將來(lái)器件相兼容，整個(gè)BootBlock都被到片內(nèi)器空間的頂端。在這種方式下，使用較大或較小的Flash模塊都不需要改變BootBlock（需要改變Boot裝載程序自身的代碼）的位置或改變Boot式的片內(nèi)器。一共是64字節(jié)。重新的代碼位置與地址0x00000000~0x0000003F。一個(gè)位于Flash器中的典型用戶程序可以將整個(gè)FIQ處理程序放置在地址0x0000001C而不需要考慮器的邊界。包含在SRAM、外部器和BootBlock中的向量必須包含跳轉(zhuǎn)到實(shí)際中斷處理程序的分支或者其它執(zhí)行跳轉(zhuǎn)到2.02.0GB-1.00.0

0x80008Kbyte8KbyteBoot(BootBlock中斷向量(SRAM中斷向量 128K字節(jié)Flash0x4000圖6顯示已重新和可重新區(qū)域的低器空如果試圖一個(gè)保留地址或未分配區(qū)域的地址，LPC2114/2124/2212/2214將產(chǎn)生適當(dāng)?shù)目偩€周期中對(duì)于256kBFlash器件來(lái)說(shuō)，它們是0x00040000到0x3FFFFFFF的器地址空間。從0x40003FFF到0x7FFFDFFF。對(duì)于這些區(qū)域，對(duì)數(shù)據(jù)的和對(duì)指令的取指都會(huì)產(chǎn)生異常。此外，對(duì)AHB或PVB外設(shè)地址執(zhí)行任被限制為外設(shè)需要判別的已定義寄存器。例如，對(duì)地址0xE000D000（UART0空間內(nèi)一個(gè)未定義的地址）的可能導(dǎo)致對(duì)定義在地址0xE000C000處的寄存器進(jìn)行。一個(gè)外設(shè)內(nèi)的這樣一種地址在LPC2114/2124/2212/2214文檔中沒有定義，并且它也不是一個(gè)被LPC2114/2124/2212/2214支持的特性。需要注意的是，只有在試圖執(zhí)行從地址取指的指令時(shí)，ARM才會(huì)將預(yù)取指中止標(biāo)志與相關(guān)的指外部器控制器可對(duì)靜RAM器件的讀和寫WAIT狀態(tài)（32個(gè)）進(jìn)行編程可編程外部數(shù)據(jù)總線寬度（8、1632位外部靜態(tài)器控制器是一個(gè)AMBAAHB從機(jī)模塊，它為AMBAAHB系統(tǒng)總線和外部（片外）器器件提供了一個(gè)接口。該模塊可同時(shí)支持多達(dá)4個(gè)單獨(dú)配置的器組。每個(gè)器組都支持SRAM、ROM、FlashEPROM、BurstROM器或一些外部I/O器件。LPC2212LPC2214含有該模塊。144A[23:0]，其中地址位在BOOT[1:0]的狀態(tài)控制下，Bank0可用于初始引導(dǎo)。表5外部器組的地址范圍（僅適用于080000000－80FF181000000－81FF282000000－82FF383000000－83FF表6外部器控制器管腳描表7外部器控制器寄存0x00000x20000x10000x0000一個(gè)器組的讀寫之間以及一個(gè)器組和另一個(gè)器組之間需要間隔的空閑時(shí)鐘周期個(gè)數(shù)（1～17個(gè)時(shí)鐘），以避免器件間總線的相互爭(zhēng)用寫長(zhǎng)度（3～19個(gè)時(shí)鐘器組的總線寬度：8、16320-3（BCFG0-30xFFE00000-表8器組配置寄存器0-3（BCFG0-3－0xFFE00000-BCFG0-該域控制著一個(gè)器組的讀寫之間以及一個(gè)器組和另一個(gè)器組之間EMC需要給定的“空閑”CCLK周期CCLK周期數(shù)為該4BCFG0-在讀時(shí)EMC將BLS3:0輸出拉高；當(dāng)器組由含有字節(jié)選擇輸入的16位和32位寬器件組成時(shí)該位為1，這時(shí)在讀時(shí)EMC將BLS3:00對(duì)于SRAM區(qū)，該域控制著寫的長(zhǎng)度，寫長(zhǎng)度由以下幾部1個(gè)CCLK周期（CS、BLSWE為高1個(gè)CCLK周期（地址有效，CS為低，BLSWE為高對(duì)于BurstROM區(qū)，該域控制著連續(xù)的長(zhǎng)度，其值為（該域的值加1）個(gè)CCLK周期。0如果試圖對(duì)一個(gè)WP位為1的器組進(jìn)行軟件寫入操作時(shí)該位000表9復(fù)位時(shí)默認(rèn)的器寬復(fù)位時(shí)BOOT[1:0]的狀BCFG[29:28]0801603213221638外部器接口取決于器組的寬度（32、16或8位，由BCFG寄存器的MW位選擇。而且，存儲(chǔ)器的選擇也需要對(duì)BCFG寄存器的RBLE位進(jìn)行適當(dāng)?shù)脑O(shè)置。RBLE=0時(shí)選擇8位的外部器；RBLE=1時(shí)，器必須能夠接收16或32位的數(shù)據(jù)。如果器組配置成32位寬，地址線A0和A1就可用作非地址線。如果器組配置成16位寬，則不需要A0；8位寬的器組只需要使用A0。通過(guò)管腳功能選擇寄存器2（PINSEL2寄存器）的位23和24A1和/A0線來(lái)進(jìn)行配置，從而實(shí)現(xiàn)A0/A1的地址或非地址功能。儲(chǔ)器的最地址線EE

32位

器組連接8位的器

32位寬器組連接16位的器

32位寬器組連接32位的器圖732位器組的外部器接

A[aA[aA[aBLS[1]BLS[0]

A[aa)16位寬器組連接8位的器 a)16位寬器組連接16位的器圖816位器組的外部器接圖98位器組的外部器接1個(gè)等待狀態(tài)(W 下圖所示為典型的外部器讀/寫時(shí)序。XCLK是從P3.23輸入的時(shí)鐘信號(hào)。當(dāng)P3.23腳的信號(hào)1個(gè)等待狀態(tài)(W 2個(gè)等待狀態(tài) 2個(gè)等待狀態(tài) 圖10外部器讀（WST1=0和WST1=1兩種情況

圖11外部器寫（WST2=0和WST2=1兩種情況 例如，當(dāng)對(duì)剛被選中的器組執(zhí)行首次讀時(shí)，CS和OE線的低電平可能比圖10中早出現(xiàn)1XCLK周期同樣，在對(duì)SRAM的幾次連續(xù)寫時(shí)序中，最后一次寫的時(shí)序與圖11給出的相同。但另一方面，前導(dǎo)寫周期的數(shù)據(jù)有效時(shí)間會(huì)長(zhǎng)1個(gè)周期。單個(gè)的寫時(shí)序也將與圖11的其中一個(gè)相同。到的最大CCLK頻率。表10外部器和系統(tǒng)的性能指WST（WST>=0；取整數(shù)所需的器時(shí)fmax<=2tRAM tRAM20nsfmax<=1tRAM tWRITEtCYCtWRITE<=tCYC*(1+WST2)-器控VPB分頻11P0.1P0.16EINT0ISP命令處理器P0.3P0.14EINT1P0.7P0.15EINT212復(fù)位值00復(fù)位值復(fù)位值00器控器控0PLL控制寄0PLL配置寄0PLL狀態(tài)寄0PLL饋送寄0VPB分頻器0*復(fù)位值僅指已使用位中保存的數(shù)據(jù)，不包括保留位的內(nèi)容。1MHz～50MHz50-50XTAL1LPC2114/2124/2212/2214時(shí)，微控制器的振蕩電路支持1MHz～30MHz的外部晶體。如果片內(nèi)PLL系統(tǒng)或引導(dǎo)裝載程序被使用，輸入時(shí)鐘頻率將被限制到10MHz～25MHz。振蕩器輸出頻率稱為FOSC，為了便于頻率等式的書寫及本文檔的描述，ARM處理器時(shí)鐘頻率稱為cclk。FOSC和cclk的值相同，除非PLL運(yùn)行連接。詳見PLL一節(jié)。LPC2114/2124/2212/2214的振蕩器可工作在兩種模式下：從屬模式和振蕩模式從屬模式下，輸入時(shí)鐘信號(hào)與一100pF（12Cc）相連，其幅值不200mVrms。X2管腳不連接。如果選擇從屬模式，F(xiàn)osc信號(hào)（占空因數(shù)為50-50）的頻率被限制在1MHz～50MHz。12bc13。由于片內(nèi)集成了反饋電阻，只需在外部連接一個(gè)晶體和電容Cx1、Cx2就可形成基本模式的振蕩（基本頻率用L、CL和Rs來(lái)表示。圖12中cCp是并聯(lián)封裝電容，其值不能大于7pFFc、CL、RsCp都由晶體制造商提供。如果器件振蕩器工作在振蕩模式，F(xiàn)osc時(shí)鐘限制在1MHz～30MHz

LL 12振蕩器模式和模型：a)從屬模式，b)振蕩模式，c）外部晶體模型（CX1/X2的值13振蕩模式下CX1/X2的建議取值（晶體和外部元件參數(shù)晶體負(fù)載電容ffOSC選通過(guò) minfOSC=1MHzmaxfOSC=30minfOSC=1MHzmaxfOSC=50minfOSC=10MHzmaxfOSC=25(圖12,模式a和/或 (圖12,模式 (圖12,模式13Fosc喚醒位，可使能獨(dú)立的外部中斷輸入將處理器從掉電模式喚醒。EXTMODEEXTPOLAR寄存器用來(lái)指14外部中斷標(biāo)志寄存器（EXTINTEXTPOLAREXTMODE寄存器中的位選擇的電平或邊沿將置位EXTINT寄存器中的中斷標(biāo)志。這樣來(lái)向VIC提出中斷請(qǐng)求，如果管腳中斷使能，則產(chǎn)生中斷15外部中斷標(biāo)志寄存器（EXTINT0該位置位；邊沿激活方式下，如果管腳的EINT0功能被選用且管腳上出01該位置位；邊沿激活方式下，如果管腳的EINT1功能被選用且管腳上出02該位置位；邊沿激活方式下，如果管腳的EINT2功能被選用且管腳上出03該位置位；邊沿激活方式下，如果管腳的EINT3功能被選用且管腳上出P0.30的描述0外部中斷喚醒寄存器（EXTWAKE16外部中斷喚醒寄存器（EXTWAKE00102030外部中斷方式寄存器（EXTMODE–EXTMODEEINTEINT功能（見管注：當(dāng)某個(gè)中斷在VICIntEnable中被禁能時(shí)，軟件應(yīng)該只改變EXTMODE寄存器中相應(yīng)位的值。中斷重新使能前，軟件向EXTINT1來(lái)清除EXTINT位，EXTINT位可通過(guò)改變激活方式來(lái)置位。17外部中斷方式寄存器（EXTMODE00102030外部中斷極性寄存器（EXTPOLAR–EXTPOLAREINT功能（見管腳連接模塊一章）斷重新使能前，軟件向EXTINT1來(lái)清除EXTINT位，EXTINT位可通過(guò)改變中斷極性來(lái)置位。18外部中斷極性寄存器（EXTPOLAR00102030通過(guò)軟件可選擇使用管腳選擇寄存器中EINT3:0的多個(gè)管腳，見管腳連接模塊一章的描述。每個(gè)EINT3:0的外部中斷邏輯從管腳的接收裝置中接收與之相連的所有管腳的狀態(tài)和信號(hào)（用來(lái)指示管腳是否選用EINT功能。當(dāng)多個(gè)管腳根據(jù)其方式位和極性位的不同進(jìn)行選擇時(shí)，由外部中斷邏輯來(lái)處理：用多個(gè)EINT管腳被看作編程出錯(cuò)。）EINTIO0PINIO1PINGPIO端口讀出管 (EXTWAKE的一位 EXTWAKE的VPB

VPBBus

pc

(

到1DS1DSRR(EXTINT的一位SQREXTINTi寫入

14器控器控制寄存器（MEMMAP–19MEMMAP表20器控制寄存器（MEMMAP–00:Boot裝載程序模式。中斷向量從BootBlock重新11:用戶外部器模式。中斷向量從外部器重新。0*LPC2114/2124/2212/2214MAP00Boot裝載程序會(huì)將用戶看到的復(fù)位值更改，器控制的使用注意事器控制只從處理ARM異常（中斷）必需的3個(gè)數(shù)據(jù)源（每個(gè)64字節(jié)）中選擇一個(gè)使用。Flash0x00000008MEMMAP[1:0]=00（Boot裝載程序模式）時(shí)0x00000008的讀數(shù)/取指是對(duì)0x7FFFE008單元的數(shù)據(jù)進(jìn)行操作（BootBlock從片內(nèi)Flash器重新。PLL（鎖相環(huán)PLL接受的輸入時(shí)鐘頻率10MHz~25MHz。輸入頻率通過(guò)一個(gè)電流控制振蕩器（CCO）倍增到范圍10MHz~60MHz。倍頻器可以是從1到32的整數(shù)（實(shí)際上，由于CPU最高頻率的限制，PLLCPU執(zhí)行不期望的動(dòng)作。對(duì)它們的保護(hù)由一個(gè)類似于操作看門狗定時(shí)器的代碼序列來(lái)實(shí)現(xiàn)。參閱PLLFEED寄存器的描述。后等待其鎖定，然后再連接PLLPLL由表21所示的寄存器進(jìn)行控制21PLLPLL控制寄存器。的PLL控制位的保持寄存器。寫入該寄存器的值在有效的PLL饋送序列執(zhí)行之前不起作用。PLL配置寄存器。的PLL配置值的保持寄存器。寫入該寄存器的值在有效的PLL饋送序列執(zhí)行之前不起作用。PLL狀態(tài)寄存器。PLL控制和配置信息的讀回寄存器。如果曾對(duì)這些值將不會(huì)反映PLL的當(dāng)前狀態(tài)。該寄存器提供了控制PLLPLL狀態(tài)的真0001F00011時(shí)鐘同 M分msel<415PLLPLL控制寄存器（PLLCON–PLLCONPLLPLL鎖定到當(dāng)前倍頻器和分頻器值的設(shè)定頻率上。22PLL控制寄存器（PLLCON001PLLPLLCPLLE1PLL饋送PLLLPC2114/2124/2212/2214。否則，LPC2114/2124/2212/221424的PLLSTAT寄存器描0PLL配置寄存器（PLLCFGPLLCFGPLLPLLPLLCFG寄存器的值不會(huì)生效（PLL饋送寄存器（PLLFEED0xE01FC08C）的描述。PLL頻率和倍頻器以及分頻器值的計(jì)算詳見PLL頻率計(jì)算一節(jié)。23PLL配置寄存器（PLLCFG0PLL分頻器值。在PLL頻率計(jì)算中其值為P注：有關(guān)PSEL1:0值的正確選取見“PLL頻率計(jì)算07PLL狀態(tài)寄存器（PLLSTAT器（PLLFEED–0xE01FC08C）寄存器的描述。24PLL狀態(tài)寄存器（PLLSTAT007809PLLPLLCPLLE1時(shí)，PLL作為0PLL0時(shí)，PLL10PLL需要等待PLL鎖定。當(dāng)發(fā)生中斷時(shí)（PLOCK=1），可以連接PLL并中斷。PLLPLLE和PLLC的組合見表2525PLL0001PLL被激活但是尚未連接。PLL可在PLOCK置位后連1011PLL饋送寄存器（PLLFEED–0xAAVPBPLL饋26PLL饋送寄存器（PLLFEEDPLL饋送序列必須寫入該寄存器才能使PLL配置和控制PLL鎖定建立之前同時(shí)使能并連接PLL。PLL PLL電流控制振蕩器的 PLL輸出頻率（也是處理器的時(shí)鐘頻率） PLLCFG寄存器中MSEL位的倍增器值 PLLCFG寄存器中PSEL位的分頻器值cclk=M*FOSC cclk=FCCO/(2*P)CCO頻率可由下式得到FCCO=cclk*2*P或 FCCO=FOSC*M*2*PPLL輸入和設(shè)定必須滿足下面的條件：FOSCFCCO的范如果一個(gè)特定的應(yīng)用使 PLL，它的配置必須依照下面的原則定。記住器件的時(shí)鐘頻率可以低于處理器頻率（見VPB分頻器描述。28)。PPSEL位，使FCCO在定義的頻率限制范圍內(nèi)，F(xiàn)CCO可通過(guò)前面的等式計(jì)算。P必示P=8(見表27)。27PLLPSEL位P124828PLLMSEL位M1234PLL例如系統(tǒng)要求Fosc＝10MHz，cclk＝60MHz根據(jù)這些要求，可得出M=cclk/Fosc＝60MHz/10MHz＝6。因此，M-1＝5寫入PLLCFG4:0P=156MHz/(2*60MHz)＝1.3。FccoP=2.67Fcco最低和最高頻率要求的P值只能為2，見表27。所以，PLLCFG=6:5=1。LPC2114/2124/2212/2214支持兩種節(jié)電模式：空閑模式和掉電模式。在空閑模式下，指令的執(zhí)行被掛使處理器、器系統(tǒng)和相關(guān)控制器以及總線不再消耗功率。在掉電模式下，振蕩器關(guān)閉，這樣沒有任何時(shí)鐘。處理器狀態(tài)和寄存器、外設(shè)寄存器以及內(nèi)部M。中29功率控制寄存器（PCONPCON寄存器包含兩個(gè)位。置位其中一個(gè)位，將會(huì)進(jìn)入對(duì)應(yīng)的節(jié)電模式。如果兩位都置位，則進(jìn)入掉30功率控制寄存器（PCON001PD0外設(shè)功率控制寄存器（PCONP見LPC2114/2124/2212/2214器尋址部分的VPB外設(shè)一節(jié)。31LPC2114/2124的外設(shè)功率控制寄存器（PCONP0011213141501時(shí) 1607181時(shí)，SPI0接口使能。為0時(shí)，SPI0191該位為1時(shí)，SPI1接口使能。為0時(shí)，SPI1接口被關(guān)閉以實(shí)現(xiàn)節(jié)電11132LPC2212/2214的外設(shè)功率控制寄存器（PCONP0011213141501時(shí) 1607181時(shí)，SPI0接口使能。為0時(shí)，SPI01911時(shí)，SPI1接口使能。為0時(shí)，SPI1111復(fù)位后，PCONP的值設(shè)置成使能所有接口和功能（受PCONP控制的。除了對(duì)功能相關(guān)的寄存器進(jìn)行配置外，用戶應(yīng)用程序不要PCONP寄存器以便啟動(dòng)使用片內(nèi)的任何功能。LPC2114/2124/2212/2214有兩個(gè)復(fù)位源：RESET管腳和看門狗復(fù)位。RESET管腳為施密特觸發(fā)輸管腳，帶有一個(gè)額外的干擾濾波器。任何復(fù)位源提供的復(fù)位都會(huì)啟動(dòng)喚醒定時(shí)器（詳見喚醒定時(shí)器的控制器完成其初始化。復(fù)位、振蕩器以及喚醒定時(shí)器之間的關(guān)系見圖16。復(fù)位干擾濾波器使處理器可以忽略非常短的外部復(fù)位脈沖并決定RESET保證復(fù)位所必須保持的最短時(shí)間。RESETLPC2114/2124/2212/2214的X1腳上出現(xiàn)適當(dāng)?shù)男臨ESET10ms。對(duì)于晶振已經(jīng)穩(wěn)定運(yùn)行且X1腳上已出現(xiàn)穩(wěn)定信號(hào)時(shí)出現(xiàn)的復(fù)位，RESET腳的信號(hào)只需保持300ns。V18腳完全必要給定有效的電壓，因?yàn)槠瑑?nèi)復(fù)位電路和振蕩器的相關(guān)硬件都由它們供電。V3腳通過(guò)其數(shù)當(dāng)復(fù)位撤除時(shí)，處理器從地址0開始運(yùn)行，此處為從BootBlock的復(fù)位向量。此時(shí)所有的處外部復(fù)位和復(fù)位有一些小的區(qū)別。外部復(fù)位使特定管腳的值被鎖存以實(shí)現(xiàn)配置。外部電路無(wú)法確定復(fù)位什么時(shí)候發(fā)生進(jìn)而對(duì)特定管腳的值進(jìn)行配置，因此那些鎖存在復(fù)位過(guò)程中不會(huì)重新裝。1部器控制器（C）的內(nèi)容描述）以實(shí)現(xiàn)不同的目的。當(dāng)復(fù)位后執(zhí)行引導(dǎo)裝載程序時(shí)，片內(nèi)引導(dǎo)裝對(duì)P0.14進(jìn)行檢測(cè)（見Flash器系統(tǒng)和編程。延Flash高電壓降低后才完成。外部復(fù)看門狗

復(fù)位 Q 復(fù)位EIN0喚醒

振蕩器

C喚醒喚醒定時(shí) 計(jì)數(shù)S從VPB

PCONPD的VPB到16VPB分頻VPB分頻器決定處理器時(shí)鐘（cclk）與外設(shè)器件所使用的時(shí)鐘（pclk）之間的關(guān)系。VPB分頻器有兩改變），VPB1/4速度運(yùn)行。VPB分頻器的第二個(gè)用途是在應(yīng)用不需要任何式下保持有效（如果PLL處于運(yùn)行狀態(tài)。VPBDIV寄存器（VPBDIV-33VPBDIV34VPBDIV寄存器（VPBDIV00LPC2212/2214（144腳封裝）中，它們控制著A23/XCLKVPBDIV相同。由PINSEL2寄存器中的一位來(lái)控制選擇管腳用作A23還是XCLKDIV注：如果XCLKDIV和VPBDIV取值相同，則VPBXCLK使00晶振或外部時(shí)

處理器VPB17VPB喚醒定時(shí)器的用途是確保振蕩器和所需要的其它模擬功能在處理器開始執(zhí)行指令之前能夠正確工喚醒定時(shí)器通過(guò)檢測(cè)晶振是否能可靠地開始代碼的執(zhí)行來(lái)對(duì)其進(jìn)行監(jiān)視。當(dāng)給加電或某個(gè)事件使4096FlashFlash的管腳相反）時(shí)，需要考慮的振蕩器的啟動(dòng)延時(shí)可能很短甚至沒有。喚醒定時(shí)器的設(shè)計(jì)確保了所需要LPC2114/2124/2212/2214不包含不需要時(shí)鐘的比較器或者具有獨(dú)立時(shí)鐘源的看門狗振蕩器這樣的模擬功能。沒有時(shí)鐘源仍能工作的功能是外部中斷（EINT0,EINT1,EINT2EINT3）。如果外部中斷使能產(chǎn)生但是，LPC2114/2124/2212/2214的復(fù)用管腳（見管腳配置和管腳連接模塊）允許其它外設(shè)起作用，使EINTi通道的事件，中斷通道必須編程設(shè)定為低電平激活方式，因?yàn)橹挥性陔娖椒绞街型ǖ啦拍苁惯@種方法的唯一缺陷就是振蕩器的重新LPC2114/2124/2212/2214對(duì)總線或管腳上喚醒事件的捕獲?？臻e模式比掉電模式更適用于器件，使器件地捕獲和響應(yīng)外部活動(dòng)?？傊?，LPC2114/2124/2212/2214喚醒定時(shí)器根據(jù)晶振執(zhí)行最短時(shí)間的復(fù)位，它在從掉電模式中喚醒或 器加速模塊器加速模塊（MAM）ARMCPUFlash器分成兩組，每一組都可獨(dú)立進(jìn)行。這兩個(gè)Flash組都有自己的預(yù)取指緩沖區(qū)和分支緩兩個(gè)組的分支緩沖區(qū)捕獲兩個(gè)128位的Flash數(shù)據(jù)行。在MAM啟動(dòng)的預(yù)取指周期的結(jié)束，每個(gè)預(yù)取指緩沖區(qū)從它自身的Flash組捕獲一個(gè)128位指令行。128位值包432ARM指令816位Thumb指令。在連續(xù)執(zhí)行代碼通常一Flash連續(xù)的代碼行。當(dāng)一個(gè)代碼行傳送完最后一條指令時(shí)，包含它的Flash組開始對(duì)下一行進(jìn)行取指。分支和其它程序流的變化導(dǎo)致前面所講述的連續(xù)指令取現(xiàn)中斷。當(dāng)發(fā)生回溯分支時(shí)，表示很有可能正在執(zhí)行一個(gè)循環(huán)。分支緩沖區(qū)有可能已經(jīng)包含了目標(biāo)指令。如果是，不需要執(zhí)行Flash讀周期就當(dāng)分支不在分支和預(yù)取指緩沖區(qū)當(dāng)中時(shí)，則需要一個(gè)Flash周期來(lái)裝載分支緩沖區(qū)。接Flash器控制器檢測(cè)Flash器的數(shù)據(jù)并使用一個(gè)單獨(dú)的緩沖區(qū)保存結(jié)果，采用的方式類似器模理器取指地址之后的地址執(zhí)行Flash讀操作。Flash器包含作為應(yīng)用程序的一部分調(diào)用的Flash編程算法和一個(gè)可對(duì)Flash器進(jìn)行串行編程的裝載程序。ARM局部總總線接ARM局部總總線接器器地器數(shù)組選器組圖18器模塊的簡(jiǎn)化框代碼和數(shù)據(jù)的由器模塊分別進(jìn)行處理。每個(gè)Flash組都由兩套128位指令鎖存和12位或8條Thumb指令。鎖存。對(duì)數(shù)據(jù)鎖存中沒有的數(shù)據(jù)進(jìn)行會(huì)導(dǎo)致Flash的4個(gè)數(shù)據(jù)字，它們由數(shù)據(jù)鎖存所捕獲。使用由于在編程和擦除操作過(guò)程中不允許Flash器，那么如果在Flash模塊忙時(shí)器請(qǐng)求Flash地址，MAM就必須強(qiáng)制CPU等待（這通過(guò)ARM7TDMI-S局部總線信號(hào)CLKEN來(lái)實(shí)現(xiàn)。在程或擦除Flash器時(shí)出現(xiàn)非預(yù)期的看門狗復(fù)位而導(dǎo)致系統(tǒng)故障。為了防止從Flash器中無(wú)效的數(shù)據(jù)，MAM使鎖存在Flash編程或擦除操作的開始自動(dòng)失效。在Flash操作結(jié)束后，任何對(duì)Flash地址的讀操作將啟動(dòng)新的取指。器模塊的操作模MAM部分使能。如果數(shù)據(jù)可用，則從保持鎖存區(qū)執(zhí)行連續(xù)的指令。指令預(yù)取指使能。非連續(xù)緩沖的數(shù)據(jù)時(shí)序很難預(yù)測(cè)并且非常依賴于所處的狀況，因此所有數(shù)據(jù)操作都會(huì)導(dǎo)致Flash讀操作。MAM完全使能。任何器請(qǐng)求（代碼或數(shù)據(jù)），如果其值已經(jīng)包含在其中一個(gè)保持鎖存當(dāng)中，35MAM響應(yīng)的不同類型的程序MAM模012使用鎖存的數(shù)據(jù)36MAMDMAMAM模012只要鎖存的數(shù)據(jù)可用，MAMFlash讀操作的時(shí)序。這樣雖然使用相同的執(zhí)行時(shí)序，但卻降低了功耗。將MAMTIM中的取指時(shí)間設(shè)置為1個(gè)時(shí)鐘可關(guān)閉MAM。在復(fù)位后，MAM默認(rèn)為狀態(tài)。軟件可以隨時(shí)將器加速打開或關(guān)閉。這樣就可使大多數(shù)37復(fù)位值0鐘個(gè)數(shù)(17個(gè)處理器時(shí)鐘)*MAM控制寄存器（MAMCR-式會(huì)導(dǎo)致MAM所有的保持鎖存內(nèi)容無(wú)效，因此需要執(zhí)行新的Flash讀操作。38MAM控制寄存器（MAMCR0MAM定時(shí)寄存器（MAMTIM-操作頻率。Flash時(shí)間可以從1到7個(gè)時(shí)鐘。單個(gè)時(shí)鐘的Flash實(shí)際上關(guān)閉了MAM。這種情況下可以選擇MAM模式對(duì)功耗進(jìn)行優(yōu)化。39MAM定時(shí)寄存器（MAMTIM001＝1－MAM取指周期為1個(gè)處理器時(shí)鐘（cclk）010＝2－MAM取指周期為2個(gè)處理器時(shí)鐘（cclk）100＝4－MAM取指周期為4個(gè)處理器時(shí)鐘（cclk）101＝5－MAM取指周期為5個(gè)處理器時(shí)鐘（cclk）MAM使用注意事最后，將需要的操作模式的對(duì)應(yīng)值（1或2）寫入MAMCR，再次打開MAM。將Flash時(shí)間設(shè)定為2cclk，而在高于40MHz的系統(tǒng)時(shí)鐘下，建議使用3cclk。向量中斷控制器ARMPrimeCellTM向量中斷快速中斷請(qǐng)求（FIQ）FIQ1個(gè)，VIC將中斷請(qǐng)求“相或”后向ARM處理器產(chǎn)生FIQ信號(hào)。當(dāng)只有一個(gè)中斷被分配為FIQ時(shí)可實(shí)現(xiàn)最短的FIQ等待時(shí)間，因?yàn)镕IQFIQ1個(gè)，F(xiàn)IQ服務(wù)程序從VIC中讀出一個(gè)字來(lái)識(shí)別產(chǎn)生中斷請(qǐng)求的FIQ中斷源是哪一個(gè)。IRQ3216個(gè)。32非向量IRQ的優(yōu)先級(jí)最低。VIC將所有向量和非向量IRQ“相或”向ARM處理器產(chǎn)生IRQ信號(hào)。IRQ服務(wù)程序可通過(guò)VIC的一個(gè)寄存器立即啟動(dòng)并跳轉(zhuǎn)到相應(yīng)地址。如果有任意一個(gè)向IRQ發(fā)出請(qǐng)求，VIC則提供最高優(yōu)先級(jí)請(qǐng)取另一個(gè)VIC寄存器以確定哪個(gè)IRQ被激活。VIC中所有的寄存器都為字寄存器。不支持字節(jié)和半字的讀和寫操作VIC所包含的寄存器如表40所示。詳細(xì)內(nèi)容見后面的描述40VIC復(fù)位值00xFFFF00xFFFF00xFFFF00xFFFF00xFFFFW00xFFFF00xFFFFW00xFFFF件對(duì)VIC寄存器進(jìn)行有限的00xFFFF00xFFFF默認(rèn)向量地址寄存器。該寄存器保存了非向量的中斷服務(wù)程序（ISR）地00xFFFF00xFFFF00xFFFF復(fù)位值00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFFSlot15優(yōu)先級(jí)最00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF00xFFFF*軟件中斷寄存器（VICSoftInt-0xFFFFF018，讀/寫41軟件中斷寄存器（VICSoftInt0xFFFFF018，讀/寫0-42軟件中斷清零寄存器（VICSoftIntClear0xFFFFF01C，只寫0：寫入0不會(huì)影響VICSoftInt中的相應(yīng)0所有中斷狀態(tài)寄存器（VICRawIntr-0xFFFFF008，只讀43所有中斷狀態(tài)寄存器（VICRawIntr0xFFFFF008，只讀0中斷使能寄存器（VICIntEnable-0xFFFFF010，讀/寫44中斷使能寄存器（VICIntEnable0xFFFFF010，讀/寫當(dāng)寫該寄存器時(shí)，1使能中斷請(qǐng)求或軟件中斷，0VICIntEnClear寄存器（表45），給出了中斷的方法。0中斷使能清零寄存器（VICIntEnClear0xFFFFF014，只寫45中斷使能清零寄存器（VICIntEnClear0xFFFFF014，只寫0中斷選擇寄存器（VICIntSelect0xFFFFF00C，讀/寫）46中斷選擇寄存器（VICIntSelect0xFFFFF00C，讀/寫1：對(duì)應(yīng)的中斷請(qǐng)求分配為FIQ0：對(duì)應(yīng)的中斷請(qǐng)求分配為IRQ0-47IRQ狀態(tài)寄存器（VICIRQStatus0xFFFFF000，只讀0FIQ狀態(tài)寄存器（VICFIQStatus-0xFFFFF004，只讀48FIQ狀態(tài)寄存器（VICFIQStatus0xFFFFF004，只讀0 tl0-15-0xFFFFF200-23C，讀/寫 表49向量控制寄存器0- tl0-15-0xFFFFF200-23C，讀/寫50分配給此向量IRQslot的中斷請(qǐng)求或軟件中斷的。作為一個(gè)良好的編程，不要將把相同的中斷分配給多于一個(gè)使能的向量IRQslot。但如最低的slot0這些寄存器保存16個(gè)向量IRQslot中斷服務(wù)程序的地址。500-15（VICVectAddr0-150xFFFFF100-13C，讀/寫VICVectAddr0-0默認(rèn)向量地址寄存器（VICDefVectAddr0xFFFFF034，讀/寫）51默認(rèn)向量地址寄存器（VICDefVectAddr0xFFFFF034，讀/寫當(dāng)一個(gè)IRQ服務(wù)程序向量地址寄存（VICVectAddr），并且沒有IRQ0向量地址寄存器（VICVectAddr-0xFFFFF030，讀/寫52向量地址寄存器（VICVectAddr0xFFFFF030，讀/寫該寄存器將返回最高優(yōu)先級(jí)slot（最低）在向量地址寄存器中的地址0保護(hù)使能寄存器（VICProtection-0xFFFFF020，讀/寫53保護(hù)使能寄存器（VICProtection0xFFFFF020，讀/寫00：VIC寄存器可在用戶模式或模式下0可能擁有幾個(gè)中斷標(biāo)志。單個(gè)中斷標(biāo)志也有可能代表一個(gè)以上的中斷。54VIC通道0-1ARM內(nèi) 2ARM內(nèi) 30-3（MR0MR1MR20-3（CR0CR1CR240-3（MR0MR1MR20-3（CR0CR1CR25Rx線狀態(tài)Rx數(shù)據(jù)可用（RDA）6Rx線狀態(tài)Rx數(shù)據(jù)可用（RDA）Modem狀態(tài)中斷（MSI）700-6（MR0MR1MR2MR3MR4MR58SI（狀態(tài)改變9SPI中斷標(biāo)志SPI中斷標(biāo)志PLL鎖定VIC通道A/D [31 [31 19CTADDR[310]VIC的相互作用。如果在內(nèi)核檢測(cè)到中斷和內(nèi)核真正開始處理中斷的過(guò)程中VIC的狀態(tài)發(fā)生改變，則產(chǎn)生中斷的異步特性。VIC判斷是IRQ中斷并向內(nèi)核IRQ內(nèi)核IRQ執(zhí)行流水線的多個(gè)周期的處VICIRQ另外，VIC3步就發(fā)生了變化。例如，VIC1步開始的時(shí)序的中斷不再是掛起中斷，在運(yùn)行的代碼中。此時(shí)，VIC不能清除地識(shí)別產(chǎn)生中斷請(qǐng)求的中斷，最后只能返回到VicDefVectAddr(0xFFFFF034)默認(rèn)中斷。本節(jié)的詳細(xì)內(nèi)容請(qǐng)登陸 ）。FAQ的“技術(shù)支持”為/support/faqip/3677html如果在執(zhí)行禁能中斷指令時(shí)內(nèi)核接收到中斷請(qǐng)求，ARM7系列器件仍然響應(yīng)這種情況出現(xiàn)在FIQ中斷中 r0, r0,r0,#I_Bit:OR: ；IRQ和FIQ中 cpsr_c,IRQ中MSRcpsrr0CPSR中IF這就意味著，在IRQ中斷服務(wù)程序的，人們可以看到IRQ中斷被處理的異常效果，SPSR的I位被置位。在上面的例子中，CPSR和SPSR的F位都置位。表明在IRQ服務(wù)程序的處FIQ被，F(xiàn)IQ將一直被直到重新被使能。FIQ不能通過(guò)IRQ返回來(lái)自動(dòng)重新使能。之類似。執(zhí)行完IRQ的MSR指令后內(nèi)核才對(duì)IRQ進(jìn)行處理，這通常不會(huì)產(chǎn)生任何問題，因?yàn)橹挥兄?pc,lr,1IRQIRQ在調(diào)用程序之前被禁能。程序利用這個(gè)限制條件來(lái)決定調(diào)用方式（SPSR的I位狀態(tài)），并使用合適的程序不可能通過(guò)IRQ來(lái)進(jìn)入。FIQ將在執(zhí)行IRQ處理程序時(shí)被。這種情況不會(huì)出現(xiàn)在不允許FIQ禁能多個(gè)周期的系統(tǒng)中。1：在中斷服務(wù)程序之前增加類似于下面的代碼： lrlr sp lr, lr,# LDMNEFDsp 從而使得IRQ不被響應(yīng)（清除），也后面的IRQ。 r0,cpsr r0,r0,#I_Bit cpsr_c,r0 r0,r0,#F_Bit cpsr_c,r0FIQ的禁能最長(zhǎng)時(shí)間受到嚴(yán)格限制時(shí)，這是最好的一個(gè)方案（FIQ的禁能時(shí)間。就是向CPSR_c寫入一個(gè)立即數(shù)，例如： cpsr_cI_BitOR ；IRQ應(yīng)該；FIQ使；ARM狀態(tài)，IRQ模0x0。這樣做是因?yàn)樗械漠惓Ｏ蛄慷嘉挥?x0及以上。通過(guò)將寄存器MEMMAP（位于系統(tǒng)控制模塊當(dāng)中）配置為用戶RAM模式來(lái)實(shí)現(xiàn)這一點(diǎn)。用戶代碼被連接以便使中斷向量表（IVT）裝載到0x4000VIC寄存器（VICRawlntr,VICFIQStatus和VICIRQStatus）當(dāng)中的對(duì)應(yīng)位產(chǎn)生影響。另外，為了能夠服務(wù)下次中斷，必須在中斷返回之前對(duì)VICVectAddr寄存器執(zhí)行寫操作。該寫操作將清零中斷優(yōu)先級(jí)硬件當(dāng)中對(duì)應(yīng)的中斷標(biāo)志。VICSoftIntVICSoftIntClear，VICSoftIntClear將會(huì)使VICSoftInt中的對(duì)應(yīng)位清VICSoftInt=0x00000005bit0必須清零，那么VICSoftIntClear=0x00000001可實(shí)現(xiàn)該操作。通VICSoftIntClear來(lái)執(zhí)行對(duì)VICSoftInt當(dāng)中相同位的新的清零操作之前，必須執(zhí)行VICSoftIntClear=0x00000000。因此向VICSoftIntClear寄存器任何位寫入1對(duì)目標(biāo)寄存器都是一次有效。VICIntEnClr禁止VIC中斷來(lái)實(shí)現(xiàn)中斷返回。VICIntSelect=0x00000000 (SPI0,I2C,UART1和UART0為IRQ=>bit10,bit9,bit7和bit6=0)VICIntEnable=0x000006C0 (SPI0,I2C,UART1和UART0中斷使能=>bit10,bit9,bit7和bit6=1)VICDefVectAddr=0x… (保存服務(wù)非向量IRQ的程序地址(即，UART1和I2C的起始地址))VICVectAddr0=0x… (保存UART0IRQ服務(wù)程序的起始地址)VICVectAddr1 (SPI0IRQ服務(wù)程序的起始地址tl0=0x00000026 (VIC通道號(hào)為6（UART0）的中斷源使能為優(yōu)先級(jí)0（）)tl1=0x0000002A (VIC通道號(hào)為10（SPI0）中斷源使能為優(yōu)先級(jí)1),碼。對(duì)于向量和非向量IRQ，可在地址0x18放入下面指令：LDRpc,[pc,#-0xFF0VICVectAddr1UART0SPIIRQ請(qǐng)求UART1和/或I2CVICVectAddr的內(nèi)容與VICDefVectAddr相同。管管P0.17/CAP12/SCK1/MAT12P0.15/RI1/ENT2P0.14/DCD1/ENT1P122/PIPESTAT1P123/PIPESTAT220LPC2114/212464LPC2114/2124的管腳LPC2114/2124的管腳描述及其主要功能見下55LPC2114/2124管腳P0口：P032I/O口，每位的方向可單獨(dú)控制。P0口A/D輸入的管腳（P0.27,P0.28,P0.29P0.30）外，所有P05VA/D轉(zhuǎn)換器，A/D輸入可用作可承受5V電壓的數(shù)字I/O口。見“A/D轉(zhuǎn)換器”。 管腳I SPI0主機(jī)輸入從機(jī)輸出端。從機(jī)到主機(jī)的數(shù) SPI0主機(jī)輸出從機(jī)輸入端。主機(jī)到從機(jī)的數(shù) SPI0從機(jī)選擇。選擇SPI接口用作 UART1接收輸入端 6 3 UART1請(qǐng)求發(fā)送輸出端。 TIMER1的捕獲輸入通道0。 UART1清除發(fā)送輸入端。 TIMER1的捕獲輸入通道1。 UART1數(shù)據(jù)設(shè)置就緒端。 TIMER1的匹配輸出通道0。 UART1數(shù)據(jù)終止就緒端。 TIMER1的匹配輸出通道1。 UART1數(shù)據(jù)載波檢測(cè)輸入端。 外部中1RESET為低時(shí)，該管腳線IOIOIIOIOOIOIOIIIIOOOII管腳IIIOTIMER0的匹配輸出2ITIMER0的捕獲輸入2ITIMER1的捕獲輸入2SPI1串行時(shí)鐘。SPI時(shí)鐘從主機(jī)輸出OTIMER1的匹配輸出2ITIMER1的捕獲輸入3SPI1主機(jī)輸入從機(jī)輸出端。從機(jī)到主機(jī)的OTIMER1的匹配輸出3OTIMER1的匹配輸出2SPI1主機(jī)輸出從機(jī)輸入端。主機(jī)到從機(jī)的OTIMER1的捕獲輸入2OTIMER1的匹配輸出3ISPI1從機(jī)選擇。選擇SPI接口用作I1O5ITIMER1的捕獲輸入32ITIMER0的捕獲輸入0OTIMER0的匹配輸出0359IITIMER0的捕獲輸入1OTIMER0的匹配輸出1IITIMER0的捕獲輸入2OTIMER0的匹配輸出2IITIMER0的捕獲輸入3OTIMER0的匹配輸出3管腳I P1口：P132I/O口，每位的方向可單獨(dú)控制。P1口的功能取決于管腳連接模塊的管腳功能選擇。P11631腳可注：P1口是內(nèi)置有上拉電阻的最大5VI/O口，用作輸入 TRACEPKT0 包位0。帶上拉的標(biāo)準(zhǔn)I/O口。 TRACEPKT1 包位1。帶上拉的標(biāo)準(zhǔn)I/O口。 TRACEPKT2 包位2。帶上拉的標(biāo)準(zhǔn)I/O口。 TRACEPKT3 包位3。帶上拉的標(biāo)準(zhǔn)I/O口。 同步標(biāo)準(zhǔn)I/O口帶上拉。RESETP1.25:16 時(shí)鐘。帶上拉的標(biāo)準(zhǔn)I/O口。 外部觸發(fā)輸入。帶上拉的標(biāo)準(zhǔn)I/O口。 返回的測(cè)試時(shí)鐘輸出它是加載在JTAG接口化同步。雙向管腳帶上拉。RESET為低P1.31:26復(fù)位后重點(diǎn)：RESET為低時(shí)，P1.26P1.31:26復(fù)位后用作 JTAG接口的測(cè)試時(shí)鐘。 JTAG接口的測(cè)試方式。 JTAG接口的測(cè)試復(fù)位OO8O4OOOOOOIOIIIIOII管腳OI地：0V電壓參考點(diǎn)IIIII7ILPC2212/2214的管腳21LPC2212/2214144LPC2212/2214的管腳LPC2212/2214的管腳描述及其主要功能見下56LPC2212/2214管腳P0口：P032I/O有P0管腳最大可承受5V的電壓。如果未使用A/D轉(zhuǎn)換器，A/D輸入可用作可承受5V電壓的數(shù)字I/O口。見“A/D轉(zhuǎn)換器。 UART0發(fā)送輸出端。 UART0接收輸入端 3 0 SPI0的串行時(shí)鐘。SPI SPI0從機(jī)選擇。選SPI UART1接收輸入端 6 3 OOIOIIOIIOIIOIOOIOIOI管腳II I UART1數(shù)據(jù)設(shè)置就緒端。 TIMER1的匹配輸出通道0。 UART1數(shù)據(jù)終止就緒端。 TIMER1的匹配輸出通道1。 UART1數(shù)據(jù)載波檢測(cè)輸入端 重點(diǎn)：RESETP0.14的低電平強(qiáng)制片內(nèi)引導(dǎo)裝 SPI1主機(jī)輸入從機(jī)輸出端。從機(jī)到主 SPI1主機(jī)輸出從機(jī)輸入端。主機(jī)到從 SPI1SPI接口用作從 OOOIIIIIOIIOIOOOOII4OI5IO68管腳ITIMER0的捕獲輸入1TIMER0的匹配輸出1IOIITIMER0的捕獲輸入2OTIMER0的匹配輸出2IITIMER0的捕獲輸入3OTIMER0的匹配輸出3IIITIMER0的捕獲輸入0P1口：P132I/O口，每位的方向可單獨(dú)控制。P1 0信號(hào)。（Bank080000000–80FF 包位0。帶上拉的標(biāo)準(zhǔn)I/O口 I/O口。 TRACEPKT2 包位2。帶上拉的標(biāo)準(zhǔn)I/O口。 TRACEPKT3 包位3。帶上拉的標(biāo)準(zhǔn)I/O口。 同步。帶上拉的標(biāo)準(zhǔn)I/O口RESET為低時(shí)，該管腳線上的低電平使P1.25:16復(fù)位后用作端口P1.21PIPESTAT0流水線狀態(tài)位0。帶上拉的標(biāo)準(zhǔn)I/O口。P1.22PIPESTAT1流水線狀態(tài)位1。帶上拉的標(biāo)準(zhǔn)I/O口。P1.23PIPESTAT2流水線狀態(tài)位2。帶上拉的標(biāo)準(zhǔn)I/O口。P1.24TRACECLK時(shí)鐘。帶上拉的標(biāo)準(zhǔn)I/O口。P1.25EXTIN0外部觸發(fā)輸入。帶上拉的標(biāo)準(zhǔn)I/O口OOOOO7OOOOOOI管腳 返回的測(cè)試時(shí)鐘輸出。它是加載在的變化同步。帶上拉的雙向管腳。RESET為低時(shí)，該管腳線上的低電平使P1.31:26復(fù)位后用作一個(gè)調(diào)試端口。 JTAG接口的測(cè)試時(shí)鐘。 JTAG接口的測(cè)試方式。 JTAG接口的測(cè)試復(fù)位OIIIIP2口：P232I/O注：除A/D輸入的管腳（P2.30P2.31）外，所P2管腳最5VP2口用作輸入時(shí)，可通過(guò)內(nèi)置的上拉電A/D轉(zhuǎn)換器，A/D輸入可用作可承受5V電壓的數(shù)字I/O口。見“A/D轉(zhuǎn)換器”。 外部器數(shù)據(jù)線0 外部數(shù)據(jù)線2 外部線4 外部5 外部器數(shù)據(jù)線14。 外部器數(shù)據(jù)線16。 外部器數(shù)據(jù)線17。 外部器數(shù)據(jù)線18。 外部器數(shù)據(jù)線19。 外部器數(shù)據(jù)線20 管腳1I當(dāng)RESET為低時(shí)，BOOT0BOOT1I當(dāng)RESET為低時(shí)，BOOT1BOOT0BOOT1:0=00CS08BOOT1:0=01CS016BOOT1:0=10CS032BOOT1:0=11選擇Flash器IIP3口：P332I/O注：除A/D輸入的管腳（P3.28P3.29）外，所P3管腳最5VP3口用作輸入時(shí)，可通過(guò)內(nèi)置的上拉電A/D轉(zhuǎn)換器，A/D輸入可用作可承受5V電壓的數(shù)字I/O口。見“A/D轉(zhuǎn)換器”。 外部器地址線0。 外部器地址線1。 外部器地址線2。 外部器地址線3。 外部器地址線4。 OOOOOOO管腳OOOOOOOOOOOOOOOOOO83000000–83FFO82000000–82FFO81000000–81FFOOIOIOOOIIO管腳I地：0V電壓參考點(diǎn)IIIIII設(shè)在激活和任何相關(guān)中斷使能之前必須連接到適當(dāng)?shù)墓苣_。任何使能的外設(shè)功能如果沒有到相A/D輸入可隨時(shí)被，管腳的電壓變化都從A/D的值中反映出來(lái)。但是，只有選擇模擬輸入功能，數(shù)字功能所必需的數(shù)字邏輯部分將有效，從而影響A/D轉(zhuǎn)換器的正確操作。57管腳連接模塊寄存器0x00000x1540選擇GPIO功能時(shí)才有效。對(duì)于其它功能，方向是自動(dòng)控制的。58LPC2114/2124/2212/22140（PINSEL0GPIO1GPIO3GPIOGPIOGPIOGPIOGPIOGPIO2GPIOTxD4GPIO6GPIOGPIOGPIOGPIOGPIOGPIOPINSEL1寄存器按照下表中的設(shè)定來(lái)控制管腳的功能。IO0DIR寄存器中的方向控制位只有在管腳選擇GPIO功能時(shí)才有效。對(duì)于其它功能，方向是自動(dòng)控制的。60LPC2114/2124/2212/22141（PINSEL1GPIO捕獲GPIO匹配GPIO匹配GPIO匹配GPIOGPIO5捕獲GPIO匹配GPIOGPIOGPIOGPIO匹配GPIO匹配GPIO匹配GPIO捕獲選擇GPIO功能時(shí)才有效。對(duì)于其它功能，方向是自動(dòng)控制的。63LPC2114/21242（PINSEL223P1.20/64LPC2212/22142（PINSEL223P1.20/ 0x或 0x或 0x或管腳P3.31 0x或10＝BLS0管腳P2.15:8 00或11＝P2.15:8 管腳P3.30 00或11＝P3.30 01或10＝BLS1 0x或 0x或 0x或11＝P2.31:30或AIN5:4 0x或11＝P3.29:28或AIN6:761時(shí)使AIN6171時(shí)使AIN7180-0-0-0AIN41AIN51如果RESET＝該位的復(fù)位值為控制P3.23/A23/XCLK和P3.22:2/A2.22:2中地址線的 001＝A3:2為地址 101＝A15:2為地址010＝A5:2為地址 如果復(fù)位時(shí)BOOT1:0=11域的復(fù)位值為-65PINSEL0和PINSLE1的00011011GPIO功能時(shí)，IO0DIR/IO1DIR寄存器的方向控制位才有效。其它功能的方向是自動(dòng)144RESET為低時(shí)，BOOT1:0腳的狀態(tài)控制著引導(dǎo)和初始操作。如果某個(gè)管腳不連，的上拉可保證它的高阻狀態(tài)。設(shè)計(jì)者可通過(guò)連接一些弱下拉電阻（～10k）或晶體管（RESET為低時(shí)可驅(qū)動(dòng)為低電平）到BOOT1:0腳來(lái)選擇下表的選項(xiàng)66BOOT1:000CS0控制的8位01CS0控制的16位10CS0控制的32位11Flash器67GPIOP0.0–P1.16－P2.0－P2.31GPIOPORT0和PORT1由2組（4個(gè)）寄存器控制，如圖68所示。除PORT0和PORT1外，LPC2212/221468GPIOPIOGPIOIOCLR寄存器一起控制輸出管腳GPIO讀/獨(dú)控制每個(gè)I/OGPIO腳輸出低電平并清零IOSETGPIO管腳值寄存器（IO0PIN-0xE0028000,IO1PIN–0xE0028010，IO2PIN–0xE0028020，IO3PIN–管腳的活動(dòng)，因此不能使用IOPIN寄存器來(lái)非GPIO配置管腳。A/D輸入可隨時(shí)被，管腳的電壓變化都從A/D的值中反映出來(lái)。但是，只有選擇模擬輸入功能，數(shù)字功能所必需的數(shù)字邏輯部分將有效，從而影響A/D轉(zhuǎn)換器的正確操作。69GPIO管腳值寄存器（IO0PIN0xE0028000,IO1PIN0xE0028010,IO2PIN0xE0028020，IO3PIN...GPIO輸出置位寄存器（IO0SET0xE0028004，IO1SET0xE0028014，IO2SET0xE0028024，IO3SET–0xE0028034）寫入0無(wú)效。如果一個(gè)管腳被配置為輸入或第二功能，寫IOSET無(wú)效。IOSETGPIOIOSETIOCLR（或前面提到的...0...0–0xE002803C）GPIO1使對(duì)應(yīng)管腳輸出低電平71GPIO輸出清零寄存器（IO0CLR-0xE002800C，IO1CLR–0xE002801C,IO2CLR–0xE002802C，IO3CLR–0xE002803C）輸出清零。IO0CLR0P0.0310GPIO方向寄存器（IO0DIR-0xE0028008，IO1DIR–0xE0028018,IO2DIR–0xE0028028,IO3DIR–GPIO模式時(shí)，可使用該寄存器控制管腳的方向。任意管腳的方向位的設(shè)置必須與管腳72GPIO方向寄存器（IO0DIR0xE0028008，IO1DIR0xE0028018,IO2DIR0xE0028028,IO3DIR–0xE0028038）0GPIO使用注意IO0SET=0x00000080IO0CLR=0x0000如果在應(yīng)用中要求在特定的并行口上瞬時(shí)出現(xiàn)0和1，可直接通過(guò)相應(yīng)的GPIO管腳值寄存（IOPIN）來(lái)IO0PIN=0x0000C700IO0SET=0x0000C700IO0CLR=0x0000UART73UART0串行輸入串行接收數(shù)據(jù)串行輸出串行發(fā)送數(shù)據(jù)74UART0復(fù)位值00000使能線狀 使能Rx數(shù)可用中R/0中斷00Rx-TxRx0定0Rx00*UART0緩存寄存器（U0RBR-0xE000C000，DLAB=0，只讀U0RBRUART0RxFIFO的最高字節(jié)。它包含了最早接收到的字符，可通過(guò)總線接口讀出。表75UART0緩存寄存器（U0RBR-0xE000C000，DLAB=0，只讀UART0發(fā)送器保持寄存器（U0THR-0xE000C000，DLAB=0，只寫76UART0發(fā)送器保持寄存器（U0THR0xE000C000，DLAB=0，只寫UART0除數(shù)鎖LSB寄存器（U0DLL-0xE000C000，DLAB=1）率時(shí)鐘必須是波特率的16倍。U0DLLU0DLM寄存器一起構(gòu)成一個(gè)16位除數(shù)，U0DLL包含除數(shù)8位，U0DLM包含除數(shù)的高8位。值’h0000被看作是’h0001，因?yàn)槌龜?shù)是不允許為0的。當(dāng)UART0除數(shù)鎖存寄存器時(shí)，除數(shù)鎖存位（DLAB）必須為1。77UART0除數(shù)鎖存LSB寄存器（U0DLLLSB寄存78UART0MSB寄存器（U0DLMMSB寄存0UART0中斷使能寄存器（U0IER-U0IER用于4UART079UART0中斷使能寄存器（U0IER00：RDA中1：使RDA中010：THRE中020：Rx線狀態(tài)中0UART0中斷標(biāo)識(shí)寄存器（U0IIR-0xE000C008，只讀U0IIR提供狀態(tài)代碼用于指示一個(gè)掛起中斷的中斷源和優(yōu)先級(jí)。在U0IIR過(guò)程斷被凍結(jié)。如果在U0IIR時(shí)產(chǎn)生了中斷，該中斷被記錄，下次U0IIR可讀出。80UART0中斷標(biāo)識(shí)寄存器（U0IIR0xE000C008，只讀0U0IIR0為低有效。掛起的中斷可通過(guò)U0IER3:11011：1.接收線狀態(tài)010：2a.接收數(shù)據(jù)可用110：2b.字符超時(shí)指示001：3.THRE的其它組合都為保留值（000,100,1010FIFO使0斷。在退出中斷服務(wù)程序之前，必須U0IIR來(lái)清除中斷。生該中斷的UART0Rx錯(cuò)誤條件可通過(guò)查看U0LSR4:1得到。當(dāng)U0LSR時(shí)清除中斷。U0FCR7:6所定義的觸發(fā)點(diǎn)時(shí)，RDAUART0RxFIFO的深度低于觸發(fā)點(diǎn)時(shí)，RDA復(fù)位。當(dāng)RDA中斷激活時(shí)，CPU可讀出由觸發(fā)點(diǎn)所定義的數(shù)據(jù)塊。CTI中斷（U0IIR3:1=110）UART0RxFIFO13.5UART0RSR）都將清除該中斷。當(dāng)接收到的信息不是觸發(fā)值的倍數(shù)時(shí)，CTIUART0RBR。例如，如果一個(gè)外設(shè)想要發(fā)送105個(gè)字符的信息，而觸10個(gè)字符，那么100個(gè)字符將CPU10RDA5CPU15個(gè)