數(shù)字電子技術基礎（第五版）：第七章 半導體存儲器

第七章半導體存儲器介紹半導體存儲器的工作原理和使用方法只讀存儲器（ROM）掩模ROM；可編程ROM（PROM）；可擦除的可編程ROM（EPROM）隨機存儲器（RAM）靜態(tài)隨機存儲器（SRAM）動態(tài)隨機存儲器（DRAM）擴展存儲容量位擴展字擴展用存儲器設計組合邏輯電路存儲容量

—指一個存儲器所能存放的最大信息量。通常用B（Byte字節(jié)）、KB（千字節(jié)）、MB（兆字節(jié)）、GB（吉字節(jié)）表示。存取時間

—指完成一次存儲器讀/取操作所需的時間（又稱讀寫時間）?？煽啃浴复鎯ζ髟谝?guī)定時間內(nèi)無故障工作的情況。一般采用平均無故障時間間隔（MTBF）衡量。MTBF長，存儲器可靠性好。價格—由存儲器容量、性能決定。

存儲器的主要指標半導體存儲器：能存儲大量二值信息的半導體器件。優(yōu)點：存儲密度高，體積小，容量大，讀寫速度快，功耗低性能指標：存儲量和存儲速度硬盤光盤7.1

概述分類：掩模ROM可編程ROM(PROM)可擦除的可編程ROM(EPROM)隨機存儲器RAM(RandomAccessMemory)靜態(tài)存儲器SRAM動態(tài)存儲器DRAM按功能特點只讀存儲器ROM(Read-OnlyMemory)按制造工藝雙極型

MOS型：低功耗、集成度高的特點7.2只讀存儲器(ROM)特點：只能從中讀取數(shù)據(jù)，不能快速地隨時修改或重新寫入數(shù)據(jù)。優(yōu)點：電路結構簡單，斷電后數(shù)據(jù)不會丟失。缺點：適用于存儲固定數(shù)據(jù)。返回*掩膜式ROM___數(shù)據(jù)已確定,無法更改。*快閃存儲器

___電可擦除類ROM,具有高集成度、大容量、低成本和使用方便的特點*可編程ROM(PROM)___數(shù)據(jù)可以由用戶根據(jù)自己的需要寫入,但一經(jīng)寫入就不能更改。*紫外線可擦除ROM(EPROM)___數(shù)據(jù)可由用戶寫入,并能擦除重寫。*電可擦除ROM(E2PROM)___數(shù)據(jù)可由用戶寫入,并能擦除重寫。只讀存儲器的分類:7.2.1

掩模ROM一、結構存儲矩陣：由二極管、雙極型三極管或MOS管構成存儲單元。地址譯碼器：將輸入的地址代碼譯成相應的控制信號。輸出緩沖器：提高存儲器的帶負載能力；實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線連接。特點：數(shù)據(jù)在制作時已經(jīng)確定，無法更改控制信號數(shù)據(jù)二、舉例字線地址線位線三態(tài)控制數(shù)據(jù)線地址數(shù)據(jù)A1A0D3D2D1D0000101011011100100111110D0DmA0~An-1W0W(2n-1)10100001000100存儲矩陣：存儲矩陣的每個交叉點是一個“存儲單元”；交叉點接二極管==存入“1”交叉點沒接二極管==存入“0”交叉點數(shù)目=存儲單元數(shù)目=存儲量（容量）存儲器的容量：“字數(shù)x位數(shù)”用二極管構成的存儲矩陣用MOS管構成的存儲矩陣1000導通01000111返回7.2.2可編程ROM（PROM）編程時VCC和字線電壓提高IP存儲矩陣的所有交叉點上制作了存儲元件；熔絲由易熔合金制成編程時將存入0的熔絲燒斷一次性編程，不能改寫返回7.2.3可擦除的可編程ROM（EPROM）存儲的數(shù)據(jù)可以擦除重寫分類用紫外線擦除的PROM(EPROM)電信號可擦除的PROM(E2PROM)快閃存儲器(FlashMemory)一、用紫外線擦除的PROM（UVEPROM）控制柵浮置柵控制柵：控制讀出和寫入浮置柵：長期保存注入電荷二、電可擦除的可編程ROM（E2PROM）總體結構與掩模ROM一樣，但存儲單元不同控制柵浮置柵讀出狀態(tài)導通浮置柵沒有負電荷：T1導通，Bj讀出0；浮置柵有負電荷：T1截止，Bj讀出1；可延長隧道區(qū)超薄氧化層的壽命。特點：系統(tǒng)正常工作狀態(tài)下，E2PROM只能工作在讀出狀態(tài)擦除狀態(tài)隧道區(qū)產(chǎn)生強電場；漏區(qū)的電子通過隧道區(qū)到達浮置柵，形成存儲電荷；Flotox管的開啟電壓提高到+7V以上；讀出時GC上的電壓為+3V，F(xiàn)lotox管不會導通；一個字節(jié)擦除后，所有的存儲單元均為1狀態(tài)。特點：需要加高電壓脈沖，擦除的時間較長寫入狀態(tài)使寫入0的存儲單元的Flotox管浮置柵放電；浮置柵通過隧道區(qū)放電；開啟電壓降為0V讀出時Ge上加+3V電壓，F(xiàn)lotox管導通特點：需要加高電壓脈沖，寫入的時間較長三、快閃存儲器（FlashMemory）為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）雖然，ROM可讀也可寫，但寫入速度慢，另外寫入或擦除操作是有損操作，SIO2絕緣層很薄，隨著寫操作次數(shù)增加，也在不斷損耗，一旦絕緣層徹底擊穿，將不能再編程。所以可寫ROM的編程次數(shù)都是有限的，典型次數(shù)為100萬次(NANDFlash)。U盤往往內(nèi)部包括了微處理器（右側芯片）和Flashmemory（主要是NANDFlash），之所以可以在比較低的單電源條件下工作，因為芯片內(nèi)部往往有電荷泵（chargepump

）用于提升電壓，以滿足在擦除和寫入時對高電壓的要求。優(yōu)點：編程和擦除操作不需要使用編程器；寫入和擦除的控制電路集成于存儲器芯片中5V的低壓電源工作，使用方便缺點：編程次數(shù)有限返回ROM圖的簡化結構圖:

地址數(shù)據(jù)A1A0D3D2D1D0000101011011100100111110對應的數(shù)據(jù)表:存儲容量：——用“字數(shù)位數(shù)(即字長)”表示存儲器中存儲單元的數(shù)量。存儲容量及其表示:用“M”表示“1024K”，即1M=1024K=210K=220例如，一個328的ROM，表示它有32個字,地址線為5位，字長為8位，存儲容量是328=256。對于大容量的ROM

常用“K”表示“1024”，即1K=1024=210

例如，一個64K8的ROM，表示它有64K個字，

字長為8位，存儲容量是64K8=512K。例如，一個存儲容量為102412的ROM

。表示它有1024個字，10位地址線，字長為12位。

存儲容量:

字數(shù)×

位數(shù)例1:如圖所示ROM的存儲容量為:例2:

已知某個ROM的存儲容量為:16×2

則其地址線為:字線為:數(shù)據(jù)線為:例3:ROM的存儲容量為:1024×8

則其地址線為:字線為:數(shù)據(jù)線為:416210102484×47.3

隨機存儲器(RAM)優(yōu)點：讀、寫方便，使用靈活缺點：停電后存儲的數(shù)據(jù)丟失分類靜態(tài)隨機存儲器SRAM動態(tài)隨機存儲器DRAM返回7.3.1靜態(tài)隨機存儲器SRAM（一）SRAM的結構讀/寫控制電路：對電路的工作狀態(tài)進行控制讀/寫控制信號R/W’=1,讀數(shù)據(jù)

R/W’=0,寫數(shù)據(jù)片選輸入端CS’=0，RAM正常工作

CS’=1，所有的輸入/輸出端均為高阻態(tài)（二）SRAM的靜態(tài)存儲單元靜態(tài)存儲單元：在SR鎖存器的基礎上附加門控管而構成六管CMOS靜態(tài)存儲單元六管N溝道增強型MOS管（二）SRAM的靜態(tài)存儲單元返回單管存儲單元7.3.2

動態(tài)隨機存儲器DRAM原理：

MOS管柵極電容可以存儲電荷寫數(shù)據(jù)：字線高電平，T導通，位線上的數(shù)據(jù)經(jīng)T存入CS中讀數(shù)據(jù)：字線高電平，T導通，CS經(jīng)T向CB提供電荷，位線獲得讀出的信號電平256MBDDRSDRAM原理圖DRAM芯片組成的內(nèi)存模塊返回7.4存儲器容量的擴展7.4.1位擴展方式例：用八片1024x1位→1024x8位的RAM一片ROM或RAM不能滿足容量的要求字數(shù)夠用，位數(shù)不夠用接法：將各片的地址線、讀寫線、片選線并聯(lián)7.4.2字擴展方式1024x8RAM例：用四片256x8位→1024x8位RAM位數(shù)夠用，字數(shù)不夠用000111011011101101111110RAM的字擴展接法1000111011011101101111110RAM的字擴展接法2位、字擴展:擴展地址線和數(shù)據(jù)線

例1:將1024×2的RAM擴展成2048×4的RAM

位、字擴展方式:ROM的分析——例題1例題1:分析如圖所示電路的邏輯功能。解：DCBAF3F2F1F0

00000011

00010100

00100101

00110110

0100011101011000011010010111101010001011

10011100

10100000

10110000

11000000110100001110000011110000*由圖寫表達式：*由表達式列真值表:*邏輯功能：實現(xiàn)8421BCD碼到余3碼的轉換。ROM的分析——例題2例題2：分析如圖所示電路的邏輯功能。解:*由圖寫表達式:*由圖列真值表:(見P193表4.3.9)*邏輯功能:一位全加器7.5用存儲器實現(xiàn)組合邏輯函數(shù)一、基本原理 若以地址線為輸入變量，則數(shù)據(jù)線即為一組關于地址變量的邏輯函數(shù)地址數(shù)據(jù)A1A0D3D2D1D0000101011011100100111110譯碼器的輸出包含了輸入變量全部的最小項每一位數(shù)據(jù)輸出是若干個最小項之和二、舉例固定的m0m15可變的存儲器件用ROM的設計邏輯函數(shù)例題1:用ROM設計邏輯函數(shù):例題2:用ROM設計一個一位全減器.例題3：用ROM實現(xiàn)多輸出函數(shù)用ROM的設計邏輯函數(shù)ROM的設計——例題1例題1:用ROM設計邏輯函數(shù):解：*將函數(shù)整理成最小項表達式：*畫ROM的連接圖ROM的設計——例題2例題2:用ROM設計一個一位全減器.解：*列真值表ABCICOSABCICOS0000010001001111010001011110000111011111（減法A

–B

–CI=COS）*由真值表寫表達式*由表達式畫ROM的連接圖ROM的設計——例題2（續(xù)）例題2:用ROM設計一個一位全減器.解：*由真值表寫表達式*由表達式畫ROM的連接圖ROM的設計——例題3例題3:用ROM實現(xiàn)多輸出函