微型計算機原理及其應用：第五章半導體存儲器

第五章半導體存儲器本章學習目標半導體存儲器的分類半導體存儲器的主要指標存儲芯片的介紹存儲系統(tǒng)的設計存儲器的連接與擴充1、存儲器的分類存儲器是用來存儲微型計算機工作時使用的信息（程序和數(shù)據(jù)）的部件，正是因為有了存儲器，計算機才有信息記憶功能。越靠近CPU的存儲器速度越快而容量越小。CPUCache主存儲器輔助存儲器大容量存儲器外存儲器內存儲器內存與外存：外存能長期保存信息。內存指主板上的存儲部件，用來存放當前正在執(zhí)行的數(shù)據(jù)和程序，但僅用于暫時存放程序和數(shù)據(jù)，關閉電源或斷電，數(shù)據(jù)就會丟失。外存平均訪問時間ms級 硬盤9~10ms

光盤80~120ms內存平均訪問時間ns級

SRAMCache1~5ns

EPROM存儲器100~400nsRAM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）ROM掩膜型ROM可編程ROM（PROM）紫外線可擦除ROM（EPROM）電可擦除ROM（E2PROM)快擦寫存儲器（FlashMemory）半導體存儲器的分類半導體存儲器因其存取速度快、集成度高、功耗小、價格低常用作內存。隨機存取存儲器特點：存儲單元的內容可讀出或寫入，但其保存的信息斷電后不再保存，即具有“易失性”。SRAM的基本存儲電路，在有電源條件下，存入的數(shù)據(jù)可一直保存。DRAM的基本存儲電路利用MOS管和電容存儲信息，電容泄漏須刷新。SRAM的特點：讀寫速度快，通常用來做Cache（高速緩沖存儲器）DRAM的特點：集成度高，功耗?。恍枰⑿码娐?，使用較麻煩；存取速度慢，主要用來做內存。組成單元速度集成度應用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)只讀存儲器特點：在一般工作狀態(tài)下，ROM中的信息只能讀出，不能寫入。但其保存的信息斷電后仍然保存，即具有“非易失性”。常用于存放固定的程序和參數(shù)表，如微機開機的引導程序等。ROM的寫入有不同方式：

1）生產時確定其內容——掩模ROM 2）由用戶編程確定，只能一次編程——PROM 3）由特定電路（寫入器）擦除及寫入——EPROM 4）電擦除及寫入——EEPROM，F(xiàn)lashMemory2、半導體存儲器的主要指標存儲容量：一塊存儲器芯片所能存儲的二進制位數(shù)。存儲器容量＝存儲單元數(shù)×每單元數(shù)據(jù)位數(shù)如：存儲芯片有2048個單元，每單元存放8位二進制數(shù)，則容量為2048×8位，即2KB。[例]Intel2114芯片的容量為1K×4位，Intel6264芯片為8K×8位。存取速度：從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)需要的時間其他指標:集成度、功耗、可靠性、價格等。3、存儲芯片的介紹SRAM基本的存儲電路

一個基本存儲電路能存儲一位二進制數(shù)，而一個八位的二進制數(shù)則需八個基本存儲電路，稱為一個存儲單元。每個單元規(guī)定一個地址編號。存儲芯片內部基本結構

存儲體——多個基本存儲單元矩陣排列組成。外圍電路——接收來自CPU的地址信號和讀/寫信號，選中對應單元，完成數(shù)據(jù)存取操作。[例]Intel6116芯片

引腳信號：地址信號A10～A0

數(shù)據(jù)線I/O7～I/O0

控制信號：片選信號CS寫選通信號WE

輸出允許信號OE工作方式：讀出邏輯：CS=0.OE=0,WE=1寫入邏輯：CS=0.OE=1,WE=0高阻：CS＝1典型的靜態(tài)RAM芯片：

6116（2K×8位）、6264（8K×8位）、62256（32K×8位）、628128（128K×8位）等。[例]6116芯片的容量為2K×8位：有214個基本存儲電路，有211個存儲單元，形成128×16個存儲陣列。需要11根地址線，7根用于行地址譯碼，4根用于列地址譯碼，可以選擇2048個存儲單元中的任意一個。每個存儲單元有8位，是通過數(shù)據(jù)線寫入或讀出的。4、存儲系統(tǒng)的設計1）存儲芯片的選片

根據(jù)存儲系統(tǒng)容量要求、應用場合、速度要求、價格、體積、功耗等方面綜合考慮。芯片類型選擇：一般，小系統(tǒng)中多使用SRAM而DRAM的集成度較高多用于中、大系統(tǒng)中。掩模ROM、PROM成本低多用于較成熟程序，EEPROM、閃存則用于保存不常修改的數(shù)據(jù)。2）存儲器與CPU連接時，需注意的問題：CPU總線的帶負載能力、CPU時序與存儲器存取速度之間的配合、存儲器組織的地址分配5、存儲器的連接與擴充CPU與存儲器的連接，主要是CPU的系統(tǒng)總線與存儲器的連接方法，特別注意的是存儲器芯片地址分配和片選端的處理。存儲器與系統(tǒng)總線的連接：三總線結構：地址總線、數(shù)據(jù)總線、控制總線1）地址總線：低位地址線：等于存儲芯片地址線數(shù)目高位地址線：用于選擇不同的存儲芯片2）數(shù)據(jù)總線：8086：16位，8088：8位3）控制總線：RD、WR、IO/M（M/IO）位數(shù)擴充當實際存儲芯片每個單元的位數(shù)和應用系統(tǒng)需要內存單元字長不等時采用的方法。[例]用1K×4的RAM芯片擴充形成1K×8的存儲系統(tǒng)：

所需芯片的片數(shù)：8/4=2片

存儲器容量擴充方法位數(shù)擴充2114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECEA0~A12CS1CS20#WEOED0~D7A0~A12CS1CS21#WEOED0~D7A0~A12CS1CS2WEOED0~D7D8~D15單元數(shù)擴充當存儲芯片上每個存儲單元的字長已滿足要求，但存儲單元的個數(shù)不夠，需要增加的是存儲單元的數(shù)量。[例]用2K×8的2716EPROM存儲器芯片組成8K×8的存儲器系統(tǒng)：

所需芯片的片數(shù)：8K/2K=4片單元數(shù)擴充片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000用256×4位存儲芯片組成1K×8位RAMA0A7I/OCE11A02I/OA0A7I/OCE13A04I/OA0A7I/OCE15A06I/OA0A7I/OCE17A08I/OCE2CE2CE2CE2譯碼器A0A7A8A9D0D7……..…地址總線數(shù)據(jù)總線存儲器芯片片選端的處理全譯碼法：片內尋址未用的全部高位地址線都參加譯碼，譯碼輸出作為片選信號。部分譯碼法：用片內尋址外的高位地址的一部分譯碼產生片選信號。線選法：高位地址線不經過譯碼，直接（或經反相器）分別接各存儲器芯片的片選端來區(qū)別各芯片。全譯碼法全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定。缺點是譯碼電路比較復雜。部分譯碼

部分譯碼較全譯碼簡單，但存在地址重疊區(qū)。線選法

軟件上必須保證這些片選線每次尋址時只能有一位有效，也會造成地址重疊。74LS138譯碼器[例]2764為8K8的EPROM芯片，如下圖，則存儲器芯片的地址范圍？舉例[例]在某型號CPU微機系統(tǒng)中，

用Intel6116芯片組成8KBRAM，假設CPU數(shù)據(jù)總線有8根，地址總線有16根，試問：1、需要幾片6116？2、地址線和數(shù)據(jù)線各為多少根？3、每一片的地址范圍是多少？是否有重疊區(qū)？4、如何連線？（包括地址線、數(shù)據(jù)線和控制線）全譯碼法A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A11～A15A0～A10IO/MWRD7～D05:32譯碼器CPU……3130106116②6116①6116③6116④23全譯碼法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00 0000 000000000000 0000 111111111110 0001 000000000000 0001 111111111110 0010 000000000000 0010 111111111110 0011 000000000000 0011 111111111116116①的地址范圍0000～07FFH；6116②的地址范圍0800～0FFFH6116③的地址范圍1000～17FFH；6116④的地址范圍1800～1FFFH①②③④部分譯碼法A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A14～A15A0～A10IO/MWRD7～D02:4譯碼器CPU106116②6116①6116③6116④23部分譯碼法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00 0*** 000000000000 0*** 111111111110 1*** 000000000000 1*** 111111111111 0*** 000000000001 0*** 111111111111 1*** 0000000000011*** 11111111111如果*的地址線都設為“0”，則6116①的地址范圍0000～07FFH；6116②的地址范圍4000～47FFH6116③的地址范圍8000～87FFH；6116④的地址范圍C800～C7FFH每一個芯片有8個地址重疊區(qū)。①②③④線選法A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A0～A10CSWED7～D0A11A0～A10IO/MWRD7～D0CPU6116②6116①6116③6116④A12A13A14線選法A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0* 1110 00000000000* 1110 11111111111*