8086CPU系統(tǒng)、總線操作和時(shí)序

8086CPU系統(tǒng)、總線操作和時(shí)序8086CPU系統(tǒng)、總線操作和時(shí)序8086CPU系統(tǒng)、總線操作和時(shí)序8086CPU系統(tǒng)、總線操作和時(shí)序編制僅供參考審核批準(zhǔn)生效日期地址：電話：傳真:郵編:8086CPU系統(tǒng)、總線操作和時(shí)序第一節(jié)8086的引腳信號(hào)與功能回顧：8086/8088微型計(jì)算機(jī)的組成、結(jié)構(gòu)及微機(jī)系統(tǒng)的工作過程，微機(jī)系統(tǒng)的存儲(chǔ)器組織及相關(guān)概念。本講重點(diǎn)：8086/8088CPU的兩種工作模式，8086/8088CPU的外部結(jié)構(gòu)，即引腳信號(hào)及其功能。講授內(nèi)容：一、8086/8088微處理器工作模式及外部結(jié)構(gòu)1．8086/8088CPU的兩種工作模式為了適應(yīng)各種使用場(chǎng)合，在設(shè)計(jì)8088/8086CPU芯片時(shí)，就考慮了其應(yīng)能夠使它工作在兩種模式下，即最小模式與最大模式。所謂最小模式，就是系統(tǒng)中只有一個(gè)8088/8086微處理器，在這種情況下，所有的總線控制信號(hào)，都是直接由8088/8086CPU產(chǎn)生的，系統(tǒng)中的總線控制邏輯電路被減到最少，該模式適用于規(guī)模較小的微機(jī)應(yīng)用系統(tǒng)。最大模式是相對(duì)于最小模式而言的，最大模式用在中、大規(guī)模的微機(jī)應(yīng)用系統(tǒng)中，在最大模式下，系統(tǒng)中至少包含兩個(gè)微處理器，其中一個(gè)為主處理器，即8086/8086CPU，其它的微處理器稱之為協(xié)處理器，它們是協(xié)助主處理器工作的。與8088/8086CPU配合工作的協(xié)處理器有兩類，一類是數(shù)值協(xié)處理器8087另一類是輸入/輸出協(xié)處理器8089。8087是一種專用于數(shù)值運(yùn)算的協(xié)處理器，它能實(shí)現(xiàn)多種類型的數(shù)值運(yùn)算，如高精度的整型和浮點(diǎn)型數(shù)值運(yùn)算，超越函數(shù)（三角函數(shù)、對(duì)數(shù)函數(shù)）的計(jì)算等，這些運(yùn)算若用軟件的方法來實(shí)現(xiàn)，將耗費(fèi)大量的機(jī)器時(shí)間。換句話說，引入了8087協(xié)處理器，就是把軟件功能硬件化，可以大大提高主處理器的運(yùn)行速度。8089協(xié)處理器，在原理上有點(diǎn)像帶有兩個(gè)DMA通道的處理器，它有一套專門用于輸入/輸出操作的指令系統(tǒng)，但是8089又和DMA控制器不同，它可以直接為輸入/輸出設(shè)備服務(wù)，使主處理器不再承擔(dān)這類工作。所以，在系統(tǒng)中增加8089協(xié)處理器之后，會(huì)明顯提高主處理器的效率，尤其是在輸入/輸出操作比較頻繁的系統(tǒng)中。2．8086/8088CPU的引腳信號(hào)和功能(1).引言如圖9-12（P15）所示，是8088CPU的外部結(jié)構(gòu)，即引腳信號(hào)圖，注意：在不同的工作模式下，其中一部分引腳的名稱和功能可能不一致。8088/8086CPU芯片都是雙列直插式集成電路芯片，都有40個(gè)引腳，其中32個(gè)引腳在兩種工作模式下的名稱和功能是相同的，還有8個(gè)引腳在不同的工作模式下，具有不同的名稱和功能。下面，我們分別來介紹這些引腳的輸入/輸出信號(hào)及其功能。圖9-128086/8088CPU引腳功能(2).兩種模式下，名稱和功能相同的32個(gè)引腳VCC、GND：電源、接地引腳(3個(gè)),8088/8086CPU采用單一的+5V電源，但有兩個(gè)接地引腳。AD15—AD0（AddressDataBus）:地址/數(shù)據(jù)復(fù)用信號(hào)輸入/輸出引腳(16個(gè)),分時(shí)輸出低16位地址信號(hào)及進(jìn)行數(shù)據(jù)信號(hào)的輸入/輸出。A19/s6—A15/s3（AddressStatusBus）:地址/狀態(tài)復(fù)用信號(hào)輸出引腳(4),分時(shí)輸出地址的高4位及狀態(tài)信息，其中s6為0用以指示8086/8088CPU當(dāng)前與總線連通；s5為1表明8086/8088CPU可以響應(yīng)可屏蔽中斷；s4、s3共有四個(gè)組態(tài)，用以指明當(dāng)前使用的段寄存器，如表9-5所示，00—ES，01—SS，10—CS，11—DS。④NMI(Non-MaskableInterrupt)、INTR（InterruptRequest）:中斷請(qǐng)求信號(hào)輸入引腳(2)，引入中斷源向CPU提出的中斷請(qǐng)求信號(hào)，高電平有效，前者為非屏蔽中斷請(qǐng)求，后者為可屏蔽中斷請(qǐng)求信號(hào)。⑤（Read）:讀控制輸出信號(hào)引腳(1)，低電平有效，用以指明要執(zhí)行一個(gè)對(duì)內(nèi)存單元或I/O端口的讀操作，具體是讀內(nèi)存單元，還是讀I/O端口，取決于控制信號(hào)。⑥CLK/(Clock）：時(shí)鐘信號(hào)輸入引腳(1)，時(shí)鐘信號(hào)的方波信號(hào)，占空比約為33%，即1/3周期為高電平，2/3周期為底電平，8088/8088的時(shí)鐘頻率（又稱為主頻）為，即從該引腳輸入的時(shí)鐘信號(hào)的頻率為。⑦Reset(Reset):復(fù)位信號(hào)輸入引腳(1)，高電平有效。8088/8086CPU要求復(fù)位信號(hào)至少維持4個(gè)時(shí)鐘周期才能起到復(fù)位的效果，復(fù)位信號(hào)輸入之后，CPU結(jié)束當(dāng)前操作，并對(duì)處理器的標(biāo)志寄存器、IP、DS、SS、ES寄存器及指令隊(duì)列進(jìn)行清零操作，而將CS設(shè)置為0FFFFH。⑧READY（Ready）:“準(zhǔn)備好”狀態(tài)信號(hào)輸入引腳(1)，高電平有效，“Ready”輸入引腳接收來自于內(nèi)存單元或I/O端口向CPU發(fā)來的“準(zhǔn)備好”狀態(tài)信號(hào)，表明內(nèi)存單元或I/O端口已經(jīng)準(zhǔn)備好進(jìn)行讀寫操作。該信號(hào)是協(xié)調(diào)CPU與內(nèi)存單元或I/O端口之間進(jìn)行信息傳送的聯(lián)絡(luò)信號(hào)。⑨(Test):測(cè)試信號(hào)輸入引腳(1)，低電平有效,TEST信號(hào)與WAIT指令結(jié)合起來使用，CPU執(zhí)行WAIT指令后，處于等待狀態(tài)，當(dāng)TEST引腳輸入低電平時(shí)，系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。⑩MN/MX（Minimum/MaximumModelControl）最小/最大模式設(shè)置信號(hào)輸入引腳(1)，該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式，當(dāng)該引腳接+5V時(shí)，CPU工作于最小模式下，當(dāng)該引腳接地時(shí)，CPU工作于最大模式下。⑩/S7（BusHighEnable/Status）:高8位數(shù)據(jù)允許/狀態(tài)復(fù)用信號(hào)輸出引腳(1)，輸出。分時(shí)輸出有效信號(hào)，表示高8為數(shù)據(jù)線D15—D8上的數(shù)據(jù)有效和S7狀態(tài)信號(hào)，但S7未定義任何實(shí)際意義。利用信號(hào)和AD0信號(hào)，可知系統(tǒng)當(dāng)前的操作類型，具體規(guī)定見表9-4(P16)所示。表9-4和A0的代碼組合和對(duì)應(yīng)的操作A0操作所用數(shù)據(jù)引腳00從偶地址單元開始讀/寫一個(gè)字AD15~AD001從奇地址單元或端口讀/寫一個(gè)字節(jié)AD15~AD810從偶地址單元或端口讀/寫一個(gè)字節(jié)AD7~AD011無效--01從奇地址開始讀/寫一個(gè)字(在第一個(gè)總線周期將低8位數(shù)據(jù)送到AD15~AD8，下一個(gè)周期將高8位數(shù)據(jù)送到AD7~AD0)AD15~AD010在8088系統(tǒng)中，該引腳為，用來與、一起決定8088芯片當(dāng)前總線周期的讀寫操作，如表9-5(P17)所示。性能100中斷響應(yīng)101讀I/O端口110寫I/O端口111暫停（Halt）000取指令操作碼001讀存儲(chǔ)器010寫存儲(chǔ)器011無源(3).最小模式下的24--31引腳當(dāng)8088/8086CPU的引腳固定接+5V時(shí)，CPU處于最小模式下，這時(shí)候剩余的24—31共8個(gè)引腳的名稱及功能如下：①（InterruptAcknowledge）中斷響應(yīng)信號(hào)輸出引腳(1)，低電平有效，該引腳是CPU響應(yīng)中斷請(qǐng)求后，向中斷源發(fā)出的認(rèn)可信號(hào)，用以通知中斷源，以便提供中斷類型碼，該信號(hào)為兩個(gè)連續(xù)的負(fù)脈沖。②ALE（AddressLockEnable）:地址鎖存允許輸出信號(hào)引腳(1)，高電平有效，CPU通過該引腳向地址鎖存器8282/8283發(fā)出地址鎖存允許信號(hào)，把當(dāng)前地址/數(shù)據(jù)復(fù)用總線上輸出的是地址信息，鎖存到地址鎖存器8282/8283中去。注意：ALE信號(hào)不能被浮空。③（DataEnable）:數(shù)據(jù)允許輸出信號(hào)引腳，低電平有效，為總線收發(fā)器8286提供一個(gè)控制信號(hào)，表示CPU當(dāng)前準(zhǔn)備發(fā)送或接收一項(xiàng)數(shù)據(jù)。④（DataTransmit/Receive）:數(shù)據(jù)收發(fā)控制信號(hào)輸出引腳(1)，CPU通過該引腳發(fā)出控制數(shù)據(jù)傳送方向的控制信號(hào)，在使用8286/8287作為數(shù)據(jù)總線收發(fā)器時(shí)，信號(hào)用以控制數(shù)據(jù)傳送的方向，當(dāng)該信號(hào)為高電平時(shí)，表示數(shù)據(jù)由CPU經(jīng)總線收發(fā)器8286/8287輸出，否則，數(shù)據(jù)傳送方向相反。⑤（Memory/Input&Output）:存儲(chǔ)器/I/O端口選擇信號(hào)輸出引腳(1),這是CPU區(qū)分進(jìn)行存儲(chǔ)器訪問還是I/O訪問的輸出控制信號(hào)。當(dāng)該引腳輸出高電平時(shí)，表明CPU要進(jìn)行I/O端口的讀寫操作，低位地址總線上出現(xiàn)的是I/O端口的地址；當(dāng)該引腳輸出低電平時(shí)，表明CPU要進(jìn)行存儲(chǔ)器的讀寫操作，地址總線上出現(xiàn)的是訪問存儲(chǔ)器的地址。⑥(Write):寫控制信號(hào)輸出引腳(1)，低電平有效，與配合實(shí)現(xiàn)對(duì)存儲(chǔ)單元、I/O端口所進(jìn)行的寫操作控制。⑦HOLD(HoldRequest):總線保持請(qǐng)求信號(hào)輸入引腳(1)，高電平有效。這是系統(tǒng)中的其它總線部件向CPU發(fā)來的總線請(qǐng)求信號(hào)輸入引腳。⑧HLDA（HoldAcknowledge）:總線保持響應(yīng)信號(hào)輸出引腳，高電平有效，表示CPU認(rèn)可其他總線部件提出的總線占用請(qǐng)求，準(zhǔn)備讓出總線控制權(quán)。指令周期、總線周期、時(shí)鐘周期、等待周期和空閑周期指令周期：是指CPU執(zhí)行一條指令所需要的時(shí)間。

總線周期：是指CPU與存儲(chǔ)器或外設(shè)進(jìn)行一次數(shù)據(jù)傳送所需要的時(shí)間。

時(shí)鐘周期：又稱為T狀態(tài)，是一個(gè)時(shí)鐘脈沖的重復(fù)周期，是CPU處理動(dòng)作的基本時(shí)間單位。它是由主頻來確定，如8086的主頻為5MHz，則一個(gè)時(shí)鐘周期為200ns。

等待周期：是在一個(gè)總線周期的T3和T4之間，CPU根據(jù)Ready信號(hào)來確定是否插入TW，插入幾個(gè)TW。

空閑周期：是指在二個(gè)總線周期之間的時(shí)間間隔（總線處在空閑狀態(tài)）。若為3個(gè)時(shí)鐘周期，則空閑周期為3個(gè)Ti。它們的關(guān)系：時(shí)鐘周期（T）作為基本時(shí)間單位，一個(gè)等待周期Tw=T；一個(gè)空閑周期Ti=T；一個(gè)基本總線周期由四個(gè)T組成；一個(gè)指令周期由1到幾個(gè)總線周期組成。2．最小方式總線讀/寫操作時(shí)序所謂的總線操作就是CPU在總線周期所進(jìn)行的操作，它可分為總線讀操作和總線寫操作。在進(jìn)行總線讀/寫操作時(shí)，CPU的控制信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)和狀態(tài)信號(hào)都是按一定的規(guī)則在不同時(shí)鐘周期內(nèi)進(jìn)入應(yīng)有的狀態(tài)，以保證CPU與存儲(chǔ)器或I/O接口之間的信息傳遞能夠順利的完成?？忌鷳?yīng)從以下三個(gè)方面掌握總線讀/寫操作時(shí)序：(a)操作涉及到哪些引腳信號(hào)；(b)這些信號(hào)在不同時(shí)鐘所出現(xiàn)的狀態(tài)（電平）；(c)信號(hào)之間的關(guān)系。(4).最大模式下的24--31引腳當(dāng)8088/8086CPU的引腳固定接地時(shí)，CPU處于最大模式下，這時(shí)候剩余的24—31共8個(gè)引腳的名稱及功能如下：QS1、QS0（InstructionQueueStatus）:指令隊(duì)列狀態(tài)信號(hào)輸出引腳(2),這兩個(gè)信號(hào)的組合給出了前一個(gè)T狀態(tài)中指令隊(duì)列的狀態(tài)，以便于外部8088/8086CPU內(nèi)部指令隊(duì)列的動(dòng)作跟蹤，如下表所示：性能00無操作01從指令隊(duì)列的第一個(gè)字節(jié)取走代碼10隊(duì)列為空11除第一個(gè)字節(jié)外，還取走了后續(xù)字節(jié)中的代碼②、、：總線周期狀態(tài)信號(hào)輸出引腳(3)，低電平的信號(hào)輸出端，這些信號(hào)組合起來，可以指出當(dāng)前總線周期中，所進(jìn)行數(shù)據(jù)傳輸過程的類型，總線控制器8288利用這些信號(hào)來產(chǎn)生對(duì)存儲(chǔ)單元、I/O端口的控制信號(hào)。、、與具體物理過程之間的對(duì)應(yīng)關(guān)系，如表9-6（P17）所示。表9-6~的狀態(tài)編碼性能100中斷響應(yīng)101讀I/O端口110寫I/O端口111暫停000取指001讀存儲(chǔ)器010寫存儲(chǔ)器011無作用這里對(duì)無源狀態(tài)（在的最小模式中也存在，見P19）作一說明：從表9-6中可以看出，每一種的組合都對(duì)應(yīng)一個(gè)具體的總線操作，除111外，其余都稱為有源狀態(tài)。也就是說，在有源狀態(tài)（對(duì)應(yīng)前一個(gè)總線周期的和本總線周期的和狀態(tài)）中，至少有一個(gè)信號(hào)為0，當(dāng)時(shí)（對(duì)應(yīng)總線周期的和且READY＝1），也就是一個(gè)總線操作即將結(jié)束，另一個(gè)總線周期還未開始時(shí)，稱為無源狀態(tài)，很顯然，這時(shí)中任一信號(hào)的改變，都意味著一個(gè)新的總線周期的開始。③(Lock)：總線封鎖輸出信號(hào)引腳(1)，低電平有效，當(dāng)該引腳輸出低電平時(shí)，系統(tǒng)中其它總線部件就不能占用系統(tǒng)總線。信號(hào)是由指令前綴LOCK產(chǎn)生的，在LOCK前綴后面的一條指令執(zhí)行完畢之后，便撤消信號(hào)。此外，在8088/8086的2個(gè)中斷響應(yīng)脈沖之間，信號(hào)也自動(dòng)變?yōu)橛行У牡碗娖?，以防止其它總線部件在中斷響應(yīng)過程中，占有總線而使一個(gè)完整的中斷響應(yīng)過程被中斷。④、(Request/Grant)：總線請(qǐng)求信號(hào)輸入/總線允許信號(hào)輸出引腳(2)。這兩個(gè)信號(hào)端可供CPU以外的兩個(gè)處理器，用來發(fā)出使用總線的請(qǐng)求信號(hào)和接收CPU對(duì)總線請(qǐng)求信號(hào)的應(yīng)答。這兩個(gè)引腳都是雙向的，請(qǐng)求與應(yīng)答信號(hào)在同一引腳上分時(shí)傳輸，方向相反。其中比的優(yōu)先級(jí)高。(5).相關(guān)問題的說明8088/8086的數(shù)據(jù)線與地址線、狀態(tài)線是分時(shí)復(fù)用的，即在某一時(shí)刻，總線上出現(xiàn)的是輸出地址信息，在另一時(shí)刻，總線上是所需讀、寫的數(shù)據(jù)信息，或狀態(tài)信息。除了個(gè)別引腳外，8088/8086的控制信號(hào)引腳的定義是一致的，有差別的是，808