實(shí)驗(yàn)一門(mén)電路邏輯功能及測(cè)試實(shí)驗(yàn)報(bào)告

1、實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)一門(mén)電路邏輯功能及測(cè)試一、實(shí)驗(yàn)?zāi)康?、熟悉門(mén)電路邏輯功能。2、熟悉數(shù)字電路實(shí)驗(yàn)箱及示波器使用方法。二、實(shí)驗(yàn)儀器1、示波器；2、實(shí)驗(yàn)用元器件：74LS00 二輸入端四與非門(mén)2片74LS20 四輸入端雙與非門(mén)1片74LS86 二輸入端四異或門(mén)1片74LS04 六反相器 1 片三、實(shí)驗(yàn)內(nèi)容及結(jié)果分析1、測(cè)試門(mén)電路邏輯功能 選用雙四輸入與非門(mén)74LS20 一只，插入面包板（注意集成電路應(yīng)擺正放平），按圖1.1 接線，輸入端接S1 S4( 實(shí)驗(yàn)箱左下角的邏輯電平開(kāi)關(guān)的輸出插口) ，輸出端接實(shí)驗(yàn)箱上方的LED 電平指示二極管輸入插口D1D8 中的任意一個(gè)。 將邏輯電平開(kāi)關(guān)按表1.1狀態(tài)轉(zhuǎn)換，測(cè)

2、出輸出邏輯狀態(tài)值及電壓值填表。實(shí)驗(yàn)電路如右圖所示：實(shí)驗(yàn)結(jié)果：表 1.1輸入輸出1234Y電壓（ V）111100011114.141001114.140000114.139000014.140各引腳電平輸出Va/VVb/VVc/VVd/V電壓（ V）5.0045.0035.0035.003005.0035.0035.0034.141005.0025.0024.1400005.0024.13900004.140結(jié)果分析：74LS20是雙四輸入與非門(mén)，其邏輯表達(dá)式為：_Y=ABCD。設(shè)置如表 1.1 的輸入，所得結(jié)果如表 1.1所示。通過(guò)此電路，測(cè)試了與非門(mén)電路的邏輯功能為：只有當(dāng)四個(gè)全為1時(shí)，輸

3、出為 0；只要有一個(gè)不為1，輸出為 1。2、邏輯電路的邏輯關(guān)系 用 74LS00 雙輸入四與非門(mén)電路，按圖1.2 、圖 1.3接線，將輸入輸出邏輯關(guān)系分別填入表1.2 ，表1.3中。 寫(xiě)出兩個(gè)電路的邏輯表達(dá)式。圖 1.2 的邏輯表達(dá)式：Y=（A+B）（ A+B）圖 1.3 的邏輯表達(dá)式：Z=ABY= (A+B）（ A+B）實(shí)驗(yàn)電路如圖所示：實(shí)驗(yàn)結(jié)果如下表所示：表 1.2輸入輸出ABY電壓 /V0000.1840113.8041013.7841100.181結(jié)果分析：經(jīng)分析，上述兩電路圖的邏輯表達(dá)式如上所示。按表格果，驗(yàn)證了邏輯電路的邏輯關(guān)系。表 1.3輸入輸出ABYY電壓 /VZZ電壓 /V0

4、000.17600.1530112.57700.1541013.57200.1541100.39014.1611.2 、 1.3 輸入信號(hào)，得到如上圖所示的結(jié)3、利用與非門(mén)控制輸出用一片 74LS00 按圖 1.4接線。 S分別接高、低電平開(kāi)關(guān)，用示波器觀察S對(duì)輸出脈沖的控制作用。電路圖如圖1.4 所示。結(jié)果如下：結(jié)果分析：_根據(jù)電路圖，可得邏輯表達(dá)式為： Y=SA ，其功能為，當(dāng) S=1時(shí)，輸出與輸入反向，當(dāng) S=0時(shí)，輸出始終為高電平。可以通過(guò)該與非門(mén)控制輸出結(jié)果。4、用與非門(mén)組成其它門(mén)電路并測(cè)試驗(yàn)證 組成或非門(mén)：用一片二輸入端四與非門(mén)組成或非門(mén)YAB ，畫(huà)出電路圖，測(cè)試并填表1.4 。實(shí)

5、驗(yàn)電路如下圖所示：ABL1實(shí)驗(yàn)結(jié)果如表1.4 所示實(shí)驗(yàn)結(jié)果分析：對(duì)照表 1.4 的實(shí)驗(yàn)結(jié)果可知，用與非門(mén)組成其他電路，滿(mǎn)足邏輯電路的邏輯表達(dá)式的結(jié)果。 組成異或門(mén)： 將異或門(mén)表達(dá)式轉(zhuǎn)化為與非門(mén)表達(dá)式；畫(huà)出邏輯電路圖； 測(cè)試并填表 1.5 。實(shí)驗(yàn)電路圖如下所示：A13&92&81112&B4613L&510實(shí)驗(yàn)結(jié)果如圖表1.5 所示：表 1.4表 1.5輸入輸出輸入輸出ABYABY001000010011100101110110實(shí)驗(yàn)結(jié)果分析：對(duì)照表 1.5 的實(shí)驗(yàn)結(jié)果可知，用與非門(mén)組成其他電路，滿(mǎn)足邏輯電路的邏輯表達(dá)式的結(jié)果。5、異或門(mén)邏輯功能測(cè)試 選二輸入四異或門(mén)電路74LS86，按圖 1.5

6、接線，輸入端 1、 2、 4、 5 接電平開(kāi)關(guān)輸出插口，輸出端A、B、 Y 接電平顯示發(fā)光二極管。 將電平開(kāi)關(guān)按表1.6的狀態(tài)轉(zhuǎn)換，將結(jié)果填入表中。實(shí)驗(yàn)電路圖如下：實(shí)驗(yàn)結(jié)果如表格所示：輸入輸出1245ABYY（ V）00000000 31510001014.1651100000016411110000167實(shí)驗(yàn)結(jié)果分析：分析實(shí)驗(yàn)結(jié)果可知：異或門(mén)的邏輯功能為當(dāng)兩個(gè)輸入信號(hào)相同時(shí)，輸出為 0，當(dāng)兩個(gè)輸入信號(hào)不同時(shí)，輸出為 1。四小結(jié)：試驗(yàn)中的問(wèn)題：在做該實(shí)驗(yàn)時(shí) ，第二步實(shí)驗(yàn)邏輯電路的邏輯關(guān)系，其邏輯電路圖中沒(méi)有畫(huà)出接入電源，故我們以為不用接電源就

7、可以，但是做了半天也沒(méi)有做出來(lái)。這個(gè)是個(gè)常識(shí)問(wèn)題，有源器件使用時(shí)，都要接入電源。另外在第四部分，要求自己畫(huà)出邏輯電路圖，我們畫(huà)的電路圖上看去是正確的，但是也是怎么都得不到正確的結(jié)果。詢(xún)問(wèn)老師后，才知道引腳都是成組發(fā)揮功能的。實(shí)驗(yàn)的結(jié)果與理論分析結(jié)果比較：如果不考慮誤差的存在，本次試驗(yàn)的結(jié)果與理論分析結(jié)果一致。實(shí)驗(yàn)任務(wù)完成情況：第一次試驗(yàn)，我們做了一上午，因?yàn)橐恍┗A(chǔ)知識(shí)不是很清楚，加上準(zhǔn)備工作也沒(méi)有做的非常好，所以這次做的很慢。但是我們保證質(zhì)量的完成了此次試驗(yàn)。思考題： 怎樣判斷門(mén)電路邏輯功能是否正常?答：門(mén)電路功能正常與否的判斷： (1)按照門(mén)電路功能，根據(jù)輸入和輸出，列出真值表。 (2) 按真值表輸入電平，查看它的輸出是否符合真值表。 (3)所有真值表輸入狀態(tài)時(shí)，它的輸出都是符合真值表，則門(mén)電路功能正常；否則門(mén)電路功能不正常。 與非門(mén)一個(gè)輸入接連續(xù)脈沖，其余端什么狀態(tài)允許脈沖通過(guò)？什么狀態(tài)時(shí)禁止脈沖通過(guò)？對(duì)脈沖信號(hào)有何要求？答：與非門(mén)接髙電平則其他信號(hào)可以通過(guò)，接低電平則輸出恒為0，與非門(mén)的真值表是“有 0出 1，全 1出0”。所以一個(gè)輸入接時(shí)鐘，就是用時(shí)鐘控制與非門(mén)，當(dāng)時(shí)鐘脈沖為高電平時(shí)，允許信號(hào)通過(guò)，為低電平時(shí)關(guān)閉與非門(mén)。 異或門(mén)又稱(chēng)可控反相