04.微機(jī)接口-第四章

1、 存儲(chǔ)器概述 半導(dǎo)體存儲(chǔ)器 存儲(chǔ)器與CPU的連接 存儲(chǔ)器的工作原理本章內(nèi)容 了解存儲(chǔ)器的工作原理和外部特性 掌握微機(jī)中存儲(chǔ)系統(tǒng)的結(jié)構(gòu) 學(xué)會(huì)利用現(xiàn)有的存儲(chǔ)器芯片構(gòu)成所需內(nèi)存系統(tǒng)。學(xué)習(xí)目的4.1 存儲(chǔ)器概述 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中具有記憶功能的部件，它是由大量的記憶單元(或稱基本的存儲(chǔ)電路)組成的, 用來存放用二進(jìn)制數(shù)表示的程序和數(shù)據(jù)。記憶單元是一種能表示二進(jìn)制“ 0 ”和“1”的狀態(tài)并具有記憶功能的物理器件，如電容、雙穩(wěn)態(tài)電路等。一個(gè)記憶單元能夠存儲(chǔ)二進(jìn)制的一位。由若干記憶單元組成一個(gè)存儲(chǔ)單元、一個(gè)存儲(chǔ)單元能存儲(chǔ)一個(gè)字，字有4位、8位、16位等稱之為字長(zhǎng)，字長(zhǎng)為8時(shí)，稱一個(gè)字節(jié)。實(shí)際上存儲(chǔ)系統(tǒng)是快

2、慢搭配，具有層次結(jié)構(gòu)的，如圖4.1所示。速度快容量小速度慢容量大寄存器內(nèi)部Cache外部Cache主存儲(chǔ)器輔助存儲(chǔ)器大容量輔助存儲(chǔ)器圖4.1 微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)CPU存儲(chǔ)器操作： 讀操作，非破壞性。 寫操作，破壞性。存儲(chǔ)器的職能： 信息交換中心。 數(shù)據(jù)倉(cāng)庫(kù)。一、存儲(chǔ)器分類1. 內(nèi)部存儲(chǔ)器(內(nèi)存或主存) 功能：存儲(chǔ)當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。 特點(diǎn)：CPU可以直接訪問并與其交換信 息，容量小，存取速度快。2. 外存儲(chǔ)器( 外存) 功能：存儲(chǔ)當(dāng)前不參加運(yùn)行的程序和數(shù)據(jù)。 特點(diǎn)：CPU不能直接訪問，配備專門設(shè)備才能進(jìn)行交換信息，容量大，存取速度慢。目前，存儲(chǔ)器使用的存儲(chǔ)介質(zhì)有半導(dǎo)體器件，磁性材料，

3、光盤等。由于半導(dǎo)體存儲(chǔ)器具有存取速度快、集成度高、體積小、功耗低、應(yīng)用方便等優(yōu)點(diǎn)，一般把半導(dǎo)體存儲(chǔ)器芯片作為內(nèi)存。在此我們只討論半導(dǎo)體存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器靜態(tài)隨機(jī)SRAM動(dòng)態(tài)隨機(jī)DRAM一次性編程PROM可擦除EPROM紫外光擦除UREPROM電擦除EEPROM讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器ROM雙極型MOS掩膜ROM可編程ROM 圖4.2 半導(dǎo)體存儲(chǔ)器分類二、半導(dǎo)體存儲(chǔ)器的組成 半導(dǎo)體存儲(chǔ)器由地址寄存器，譯碼電路、存儲(chǔ)體、讀/寫控制電路、數(shù)據(jù)寄存器、控制邏輯等6個(gè)部分組成。AB地址寄存器MAR地址譯碼器存儲(chǔ)體M讀寫驅(qū)動(dòng)器數(shù)據(jù)寄存器MDRDB 控制邏輯啟動(dòng)片選讀/寫圖4.3 存儲(chǔ)器的基本組成1.

4、存儲(chǔ)體 基本存儲(chǔ)電路是組成存儲(chǔ)器的基礎(chǔ)和核心，它用于存放一位二進(jìn)制信息“0”或“1”。若干記憶單元（或稱基本存儲(chǔ)電路）組成一個(gè)存儲(chǔ)單元，一個(gè)存儲(chǔ)單元一般存儲(chǔ)一個(gè)字節(jié)，即存放8位二進(jìn)制信息，存儲(chǔ)體是存儲(chǔ)單元的集合體。 2. 譯碼驅(qū)動(dòng)電路 該電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器的功能是實(shí)現(xiàn)多選1，即對(duì)于某一個(gè)輸入的地址碼，N個(gè)輸出線上有唯一一個(gè)高電平（或低電平）與之對(duì)應(yīng)。 常用的地址譯碼有兩種方式，即單譯碼和雙譯碼方式。 (1) 單譯碼方式 單譯碼方式是一個(gè)“N中取1”的譯碼器，如圖4.4所示。譯碼器輸出驅(qū)動(dòng)N根字線中的一根，每根字線由M位組成。若某根字線被選中，則對(duì)應(yīng)此線上的M位信號(hào)便同時(shí)

5、被讀出或?qū)懭?，?jīng)輸出緩沖放大器輸出或輸入一個(gè)M位的字。 Ap-1Ap-2A1A0N 取 1 譯 碼 器基本存儲(chǔ)電路p個(gè)輸入M位位線D0D1DM1N根字線N=2p 個(gè)地址W0W1 選中的字線輸出M位Wn-1輸出緩沖放大器 圖4.4 單譯碼尋址示意圖(2) 雙譯碼方式 雙譯碼方式采用的是兩級(jí)譯碼電路。當(dāng)字選擇線的根數(shù)N很大時(shí)，N=2p中的p必然也大，這時(shí)可將p分成兩部分，如：N=2p=2q+r=2q2r=XY，這樣便將對(duì)N的譯碼分別由X譯碼和Y譯碼兩部分完成。 A0A1A2A3A4X0X31.W0,0W31,0W0,31W31,31Y0Y31基本存儲(chǔ)電路R/W控制Y(列)地址譯碼及I/O控制數(shù)據(jù)輸

6、入數(shù)據(jù)輸出A5A6A7A8A9 X(行)地址譯碼器 圖4.5 雙譯碼結(jié)構(gòu)示意圖 單譯碼方式主要用于容量小的存儲(chǔ)器，雙譯碼方式可大大減少譯碼輸出選擇線的數(shù)目，適用于大容量的存儲(chǔ)器。3. 地址寄存器 用于存放CPU訪問存儲(chǔ)單元的地址，經(jīng)譯碼驅(qū)動(dòng)后指向相應(yīng)的存儲(chǔ)單元。 4. 讀/寫電路 包括讀出放大器、寫入電路和讀/寫控制電路，用以完成對(duì)被選中單元中各位的讀出或?qū)懭氩僮鳌?5. 數(shù)據(jù)寄存器 用于暫時(shí)存放從存儲(chǔ)單元讀出的數(shù)據(jù)，或從CPU或I/O端口送來的要寫入存儲(chǔ)器的數(shù)據(jù)。 6. 控制邏輯 接收來自CPU的啟動(dòng)、片選、讀/寫及清除命令，經(jīng)控制電路綜合和處理后，產(chǎn)生一組時(shí)序信號(hào)來控制存儲(chǔ)器的讀/寫操作。

7、 三、半導(dǎo)體存儲(chǔ)器芯片的主要技術(shù)指標(biāo)1. 存儲(chǔ)容量（存放二進(jìn)制信息的總位數(shù)）存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)每個(gè)存儲(chǔ)單元的位數(shù)常用單位：MB、GB、TB其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B2. 存取時(shí)間存取時(shí)間又稱存儲(chǔ)器訪問時(shí)間。指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間 tA。3. 存取周期存取周期是連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的最小的時(shí)間間隔TC，一般TCtA 。4. 可靠性可靠性指存儲(chǔ)器對(duì)電磁場(chǎng)及溫度等變化的抗干擾能力。5. 其他指標(biāo)體積、重量、功耗(包括維持功耗和操作功耗)。4.2隨機(jī)存取存儲(chǔ)器RAM一、靜態(tài)隨機(jī)存儲(chǔ)器

8、SRAM圖4.6為6個(gè)MOS管組成的雙穩(wěn)態(tài)電路。 圖4.6 六管靜態(tài)RAM基本存儲(chǔ)電路Y地址譯碼VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址譯碼圖中V1V2是工作管，V3V4是負(fù)載管，V5V6是控制管，V7V8也是控制管，它們?yōu)橥涣芯€上的存儲(chǔ)單元共用。特點(diǎn)：(1) 不需要刷新，簡(jiǎn)化外圍電路。 (2) 內(nèi)部管子較多，功耗大，集成度低。 典型的靜態(tài)RAM芯片 不同的靜態(tài)RAM的內(nèi)部結(jié)構(gòu)基本相同，只是在不同容量時(shí)其存儲(chǔ)體的矩陣排列結(jié)構(gòu)不同。典型的靜態(tài)RAM芯片如Intel 6116（2K8位），6264（8K8位），62128（16K8位）和62256（32

9、K8位）等。 圖4.8為SRAM 6264芯片的引腳圖，其容量為8K8位，即共有8K（213）個(gè)單元，每單元8位。因此共需地址線13條，即A12A0；數(shù)據(jù)線8條即I/O8I/O1。WE、OE、CE1、CE2的共同作用決定了SRAM 6264的操作方式，如表4.1所示。 123456789101112131428272625242322212019181716156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4表4.1 6264的操作方式I/O1 I/O8IN

10、寫0100IN寫1100OUT讀0101高阻輸出禁止1101高阻未選中0高阻未選中1I/O1 I/O8方式WECE1CE2OE圖4.8 SRAM 6264引腳圖DRAM的基本存儲(chǔ)電路(存儲(chǔ)單元)有單管和四管等結(jié)構(gòu)，這里僅介紹單管存儲(chǔ)單元的結(jié)構(gòu)及存儲(chǔ)原理。二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM刷新放大器數(shù)據(jù)I/O線T1CS行選擇信號(hào)圖4.9 單管DRAM基本存儲(chǔ)元電路T2列選擇 信號(hào)圖4.9為單管動(dòng)態(tài)RAM的基本存儲(chǔ)電路，由MOS晶體管和一個(gè)電容CS組成。 特點(diǎn)：(1) 每次讀出后，內(nèi)容被破壞，要采取恢復(fù)措施，即需要刷新，外圍電路復(fù)雜。(2) 集成度高，功耗低。 典型的動(dòng)態(tài)RAM芯片 一種典型的DRAM如I

11、ntel 2164。2164是64K1位的DRAM芯片，片內(nèi)含有64K個(gè)存儲(chǔ)單元，所以，需要16位地址線尋址。為了減少地址線引腳數(shù)目，采用行和列兩部分地址線各8條，內(nèi)部設(shè)有行、列地址鎖存器。利用外接多路開關(guān)，先由行選通信號(hào)RAS選通8位行地址并鎖存。隨后由列選通信號(hào)CAS選通8位列地址并鎖存，16位地址可選中64K存儲(chǔ)單元中的任何一個(gè)單元。 圖4.10(a) Intel 2164 DRAM芯片引腳圖GNDDinA7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASCASA0A7：地址輸入CAS：列地址選通RAS：行地址選通WE：寫允許Din：數(shù)據(jù)輸入Dout：數(shù)據(jù)輸

12、出Vcc：電源GND：地 圖4.10(b) Intel 2164 DRAM內(nèi)部結(jié)構(gòu)框圖DoutWEDinCASRASA7A1A08位地址鎖存器128128矩陣128個(gè)讀出放大器1/2列譯碼128個(gè)讀出放大器128128矩陣128128矩陣128個(gè)讀出放大器1/2列譯碼128個(gè)讀出放大器128128矩陣4選1I/O門控輸出緩沖器行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖器包含：(1) 存儲(chǔ)體外圍電路 a. 地址譯碼器 b. 讀/寫控制及I/O電路 c. 片選控制CS三、RAM的組成4.3 只讀存儲(chǔ)器(ROM) ROM主要由地址譯碼器、存儲(chǔ)矩陣、控制邏輯和輸出電路四部分組成（如圖4.11

13、 所示），與RAM不同之處是ROM在使用時(shí)只能讀出，不能隨機(jī)寫入。 輸出電路Y 譯碼存儲(chǔ)矩陣X譯碼控制邏輯地址碼 D7 D0它包含有(1) 地址譯碼器 (2) 存儲(chǔ)矩陣 (3) 控制邏輯 (4) 輸出電路 圖4.11 ROM組成框圖一、掩膜ROM特點(diǎn)：(1) 器件制造廠在制造時(shí)編制程序,用戶不能修改。(2) 用于產(chǎn)品批量生產(chǎn)。(3) 可由二極管和三極管電路組成。1.字譯碼結(jié)構(gòu) 圖4.12為二極管構(gòu)成的44位的存儲(chǔ)矩陣，地址譯碼采用單譯碼方式，它通過對(duì)所選定的某字線置成低電平來選擇讀取的字。位于矩陣交叉點(diǎn)并與位線和被選字線相連的二極管導(dǎo)通，使該位線上輸出電位為低電平，結(jié)果輸出為“0”，否則為“1

14、”。 R R R RVCC1234字線位4 位3 位2 位1輸出數(shù)據(jù)位圖4.12 二極管ROM二極管ROM陣列4 3 2 1位字12340000001101011010用MOS三極管取代二極管便構(gòu)成了MOS ROM陣列字線1字線2 字線3字線4字地址譯碼器VDDD4 D3 D2 D1A1A000011011位線1位線2位線3位線44 3 2 1位字12340010110111100100D4 D3 D2 D1圖4.13 MOS管ROM陣列 從二極管ROM和MOS ROM的介紹可知，這種存儲(chǔ)矩陣的內(nèi)容完全取決于芯片制造過程，而一旦制造好以后，用戶是無法變更的。 2.復(fù)合譯碼結(jié)構(gòu) 如圖4.14是一

15、個(gè)10241位的MOS ROM電路。10條地址信號(hào)線分成兩組，分別經(jīng)過X和Y譯碼，各產(chǎn)生32條選擇線。X譯碼輸出選中某一行，但這一行中，哪一個(gè)能輸出與I/O電路相連，還取決于Y譯碼輸出，故每次只選中一個(gè)單元。 A5 A6 A7 A8 A9A0A1A2A3A4VCC圖4.14 復(fù)合譯碼的MOS ROM電路3.雙極型ROM電路 雙極型ROM的速度比MOS ROM快，它的取數(shù)時(shí)間約為幾十ns，可用于速度要求較高的微機(jī)系統(tǒng)中。圖4.15是一種雙極型ROM的結(jié)構(gòu)圖，容量為2564位。 A0A1A2A3A4A5A6A7圖4.15 一種雙極型ROM的結(jié)構(gòu)圖 存儲(chǔ)單元的工作原理仍為當(dāng)某一行被選中時(shí)，連到存儲(chǔ)管

16、子的基極信號(hào)為“1”，各列若有管子與此選擇線相連，則管子導(dǎo)通，輸出為“0”，在輸出電路中經(jīng)過反相，實(shí)際輸出為“1”；若沒有管子與此選擇線相連，則存儲(chǔ)矩陣輸出為“1”，經(jīng)過輸出電路反相，輸出為“0”。二、可編程ROM (PROM) 可編程ROM（PROM）是一種允許用戶編程一次的ROM，其存儲(chǔ)單元通常用二極管或三極管實(shí)現(xiàn)。圖4.16所示存儲(chǔ)單元的雙極型三極管的發(fā)射極串接了一個(gè)可熔金屬絲，出廠時(shí)，所有存儲(chǔ)單元的熔絲都是完好的。編程時(shí)，通過字線選中某個(gè)晶體管。若準(zhǔn)備寫入1，則向位線送高電平，此時(shí)管子截止，熔絲將被保留；若準(zhǔn)備寫入0，則向位線送低電平，此時(shí)管子導(dǎo)通，控制電流使熔絲燒斷，不可能再恢復(fù)，故

17、只能進(jìn)行一次編程。圖4.16 熔絲式PROM的基本存儲(chǔ)結(jié)構(gòu)特點(diǎn)：(1) 出廠時(shí)里面沒有信息。(2) 用戶根據(jù)自己需要對(duì)其進(jìn)行設(shè)置(編程)。(3) 只能使用一次，一旦進(jìn)行了編程不能擦除片內(nèi)信息。 三、可擦除、可編程ROM（EPROM） 在實(shí)際工作中，一個(gè)新設(shè)計(jì)的程序往往需要經(jīng)歷調(diào)試、修改過程，如果將這個(gè)程序?qū)懺赗OM和PROM中，就很不方便了。EPROM是一種可以多次進(jìn)行擦除和重寫的ROM。 圖4.17 EPROM的基本存儲(chǔ)電路和FAMOS結(jié)構(gòu)PPSD SIO2 SIO2+N基底源極漏極多晶硅浮置柵字選線浮置柵場(chǎng)效應(yīng)管位線(a) EPROM的基本存儲(chǔ)結(jié)構(gòu)(b) 浮置柵雪崩注入型場(chǎng)效應(yīng)管結(jié)構(gòu)特點(diǎn)：

18、(1) 可以多次修改擦除。(2) EPROM通過紫外線光源擦除(編程后，窗口應(yīng)貼上不透光膠紙)。(3) E2PROM電可擦除。 典型的EPROM芯片 常用的典型EPROM芯片有：2716（2K8）、2732（4K8）、2764（8K8）、27128（16K8）、27256（32K8）、27512（64K8）等。 Intel-2764芯片是一塊8K8bit的EPROM芯片，如圖所示：允許輸出和片選邏輯CEA0A12Y譯碼X譯碼輸出緩沖Y門8K8位存儲(chǔ)矩陣OE數(shù)據(jù)輸出. 2764結(jié)構(gòu)框圖VCCPGMNCA8A9A11OEA10CED7D6D5D4D3123456789101112131428272

19、625242322212019181716152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0D1D2GND封裝及引腳2764封裝圖 A0A12 地址輸入，213=8192=8K D0D7 雙向數(shù)據(jù)線 VPP 編程電壓輸入端 OE 輸出允許信號(hào) CE 片選信號(hào) PGM 編程脈沖輸入端，讀數(shù)據(jù) 時(shí)，PGM=1操作方式讀輸出禁止備用(功率下降)編程禁止編程Intel 編程校驗(yàn)Intel 標(biāo)識(shí)符CEOEPGMA9VppVcc輸出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVpp

20、VppVccDOUT高阻高阻高阻DINDINDOUT編碼2764操作方式2764中第26腳為NC，若改為A13，則為27128芯片封裝圖，27128是一塊16K8bit的EPROM芯片，其操作與2764相同。注意:四、電可擦除可編程ROM（EEPROM） E2PROM是一種在線（即不用拔下來）可編程只讀存儲(chǔ)器，它能像RAM那樣隨機(jī)地進(jìn)行改寫，又能像ROM那樣在掉電的情況下所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點(diǎn)，如圖4.18所示。 E2PROM的另一個(gè)優(yōu)點(diǎn)是擦除可以按字節(jié)分別進(jìn)行（不像EPROM擦除時(shí)把整個(gè)片子的內(nèi)容全變?yōu)椤?”）。 圖4.18 E2PROM結(jié)構(gòu)示意圖

21、+VG+VD五、Flash存儲(chǔ)器 閃速存儲(chǔ)器（Flash Memory）是一種新型的半導(dǎo)體存儲(chǔ)器，由于它具有可靠的非易失性、電擦除性以及低成本，對(duì)于需要實(shí)施代碼或數(shù)據(jù)更新的嵌入式應(yīng)用是一種理想的存儲(chǔ)器，而且它在固有性能和成本方面有較明顯的優(yōu)勢(shì)。 閃速存儲(chǔ)器可實(shí)現(xiàn)大規(guī)模電擦除。 閃速存儲(chǔ)器的擦除功能可迅速清除整個(gè)器件中所有內(nèi)容。 閃速存儲(chǔ)器可以被擦除和重新編程幾十萬(wàn)次而不會(huì)失效。 特點(diǎn)：固有的非易失性 它不同于靜態(tài)RAM，不需要備用電池來確保數(shù)據(jù)存留，也不需要磁盤作為動(dòng)態(tài)RAM的后備存儲(chǔ)器。 (2) 經(jīng)濟(jì)的高密度 Intel的1M位閃速存儲(chǔ)器的成本按每位計(jì)要比靜態(tài)RAM低一半以上。閃速存儲(chǔ)器的成

22、本僅比容量相同的動(dòng)態(tài)RAM稍高，但卻節(jié)省了輔助存儲(chǔ)器（磁盤）的額外費(fèi)用和空間。 特點(diǎn)：(3) 可直接執(zhí)行 由于省去了從磁盤到RAM的加載步驟，查詢或等待時(shí)間僅決定于閃速存儲(chǔ)器，用戶可充分享受程序和文件的高速存取以及系統(tǒng)的迅速啟動(dòng)。 (4) 固態(tài)性能 閃速存儲(chǔ)器是一種低功耗、高密度且沒有移動(dòng)部分的半導(dǎo)體技術(shù)。便攜式計(jì)算機(jī)不再需要消耗電池以維持磁盤驅(qū)動(dòng)器運(yùn)行，或由于磁盤組件而額外增加體積和重量。用戶不必再擔(dān)心工作條件變壞時(shí)磁盤會(huì)發(fā)生故障。 4.4 存儲(chǔ)器與CPU的接口技術(shù)數(shù)據(jù)總線控制總線CPU地址總線 存 儲(chǔ) 器 CPU與存儲(chǔ)器連接示意圖一、存儲(chǔ)器與CPU的連接(一) 存儲(chǔ)器與CPU連接時(shí)應(yīng)注意問

23、題1. CPU總線的負(fù)載能力。 (1) 直流負(fù)載能力 一個(gè)TTL電平(2) 電容負(fù)載能力 100PF由于存儲(chǔ)器芯片是MOS器件，直流負(fù)載很小，它的輸入電容為510PF。所以a. 小系統(tǒng)中，CPU與存儲(chǔ)器可直連，b. 大系統(tǒng)常加驅(qū)動(dòng)器, 在8086系統(tǒng)中,常用8226、 8227總線收發(fā)器實(shí)現(xiàn)驅(qū)動(dòng)。2. CPU的時(shí)序和存儲(chǔ)器芯片存取速度的配合選擇存儲(chǔ)器芯片要盡可能滿足CPU取指令和讀寫存儲(chǔ)器的時(shí)序要求。一般選高速存儲(chǔ)器，避免需要在CPU有關(guān)時(shí)序中插入TW，降低CPU速度，增加WAIT信號(hào)產(chǎn)生電路。3. 存儲(chǔ)器的地址分配和選片問題。(1) 確定整機(jī)存儲(chǔ)容量。(2) 整機(jī)存儲(chǔ)容量在整個(gè)存儲(chǔ)空間的位置

24、。(3) 選用存儲(chǔ)器芯片的類型和數(shù)量。(4) 劃分RAM、ROM區(qū)，地址分配，畫出 地址分配圖。一般指存儲(chǔ)器的WE、OE、CS等與CPU的RD、WR等相連，不同的存儲(chǔ)器和CPU連接時(shí)其使用的控制信號(hào)也不完全相同。4. 控制信號(hào)的連接(二) 片選信號(hào)的產(chǎn)生 單片的存儲(chǔ)器芯片的容量是有限的，整機(jī)的存儲(chǔ)器由若干芯片組成，應(yīng)考慮到：1. 地址的分配。 2. 存儲(chǔ)器芯片的選擇(片選)CPU對(duì)存儲(chǔ)器操作時(shí)，先進(jìn)行片選，再?gòu)倪x中芯片中根據(jù)地址譯碼選擇存儲(chǔ)單元進(jìn)行數(shù)據(jù)的存取。存儲(chǔ)器空間的劃分和地址編碼是靠地址線來實(shí)現(xiàn)的。對(duì)于多片存儲(chǔ)器芯片構(gòu)成的存儲(chǔ)器其地址編碼的原則是：一般情況下，CPU能提供的地址線根數(shù)大于

25、存儲(chǔ)器芯片地址線根數(shù)，對(duì)于多片6264與8086相連的存儲(chǔ)器，A0A12作為片內(nèi)選址，A13A19作為選擇不同的6264。1. 低位片內(nèi)選址2. 高位選擇芯片(片選)1. 線選法： CPU中用于“選片”的高位地址線(即存儲(chǔ)器芯片未用完地址線)若一根連接一組芯片的片選端，該根線經(jīng)反相后，連接另一組芯片的片選端，這樣一條線可選中兩組芯片，這種方法稱之為線選法。片選信號(hào)產(chǎn)生的方法 另一種常用的線選法是用高位地址的每一根線去分別控制各組芯片的片選端，如下圖所示：芯片 A19 A15 A14 A13 A12 A0 一個(gè)可用的地址范圍 甲 1 0 全0全1 04000H05FFFH 乙 0 1 全0全1

26、02000H03FFFHA12A02764（甲）2764（乙）A14A13CECE 圖4.19 為線選法的例子，令A(yù)13和A14分別接芯片甲和乙的片選端?？赡艿倪x擇只有10（選中芯片甲）和01（選中芯片乙）。 圖4.19 線選法A19A15因未參與對(duì)2個(gè)2764的片選控制，故其值可以是0或1（用x表示任?。?，這里，假定取為全0，則得到了兩片2764的地址范圍如圖中所示，顯然2片2764的重疊區(qū)各有25=32個(gè)。 全譯碼法中，對(duì)剩余的全部高位地址線進(jìn)行譯碼稱為全譯碼法。a. 譯碼電路復(fù)雜。b. 每組的地址區(qū)間是確定的、唯一的。特點(diǎn)：2.全譯碼法： 圖4.20為全譯碼的2個(gè)例子。前一例采用門電路譯

27、碼，后例采用38譯碼器譯碼。38譯碼器有3個(gè)控制端：G1，G2A，G2B，只有當(dāng)G1=1，G2A=0，G2B=0，同時(shí)滿足時(shí)，譯碼輸出才有效。究竟輸出(Y0Y7)中是哪個(gè)有效，則由選擇輸入C、B及A三端狀態(tài)決定。CBA=000時(shí)，Y0有效，CBA=001時(shí)，Y1有效，依此類推。單片2764（8K8位，EPROM）在高位地址A19A13=0001110時(shí)被選中。圖4.20 全譯碼法G2AG1G2BY674LS138A16a. 譯碼電路較復(fù)雜。b. 每組的地址區(qū)間不唯一，有地址重疊。 在譯碼法中，只對(duì)剩余的高位地址線的某幾根進(jìn)行譯碼，稱為部分譯碼法。特點(diǎn)：3.部分譯碼法 (局部譯碼法)： 圖4.

28、21 所示的電路，采用部分譯碼對(duì)4個(gè)2732芯片（4K8位，EPROM）進(jìn)行尋址。譯碼時(shí)，未使用高位地址線A19、A18和A15。所以，每個(gè)芯片將同時(shí)具有23=8個(gè)可用且不同的地址范圍（即重疊區(qū)）。 芯片 A19 A15 A14A12 A11 A0 一個(gè)可用地址范圍 1 00 000 全0全1 0000000FFFH 2 00 001 全0全1 0100001FFFH 3 00 010 全0全1 0200002FFFH 4 00 011 全0全1 0300003FFFH圖4.21 部分譯碼2732(1)2732(4)2732(2)2732(3)CECECECEY0Y1Y2Y3G1G2AG2BC

29、BAM/IOA16A17A14A13A12A11A01. 8086存儲(chǔ)器組織存儲(chǔ)器中，任何兩相鄰的字節(jié)被定義為一個(gè)字，構(gòu)成字的兩個(gè)字節(jié)都有各自的字節(jié)地址。(1) 字的地址：字的高字節(jié)放高地址，低字節(jié)放低 地址，低字節(jié)的地址作為字的地址(2) 字的存放方式： a. 非規(guī)則存放: 若一個(gè)字從奇數(shù)地址開始存放 b. 規(guī)則存放: 若一個(gè)字從偶數(shù)地址開始存放 (3) 字的存放原則：規(guī)則存放二、簡(jiǎn)單的8086存儲(chǔ)器子系統(tǒng)的設(shè)計(jì)圖4.22 字的規(guī)則存放和非規(guī)則存放字的規(guī)則存放字的非規(guī)則存放存儲(chǔ)器地址 00200H00201H00202H00203H00204H00205H00206H34H12H字節(jié)變量78H56H字節(jié)變量為了解決16位CPU與8位存儲(chǔ)器芯片的連接問題，將8086的1MB存儲(chǔ)空間分成兩個(gè)512 KB 的存儲(chǔ)體，具體為：(1) 偶數(shù)存儲(chǔ)體與8086的D0D7相連。(2) 奇數(shù)存儲(chǔ)體與8086中D8D15相連。(3) A1A19用來同時(shí)訪問兩個(gè)存儲(chǔ)體的字節(jié)單元。(4) A0和BHE(高8位數(shù)據(jù)總線允許)信號(hào)用來選擇存儲(chǔ)體。圖4.23 存儲(chǔ)體與