分立元件門電路

1、關(guān)于分立元件門電路第1頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四門電路的分類兩大類工藝技術(shù)的特點(diǎn)： 速度 功耗集成度 TTL 快 大 低 MOS 慢 小 高目前最常用的工藝: CMOS按封裝（外形）分：雙列直插、扁平封裝、表面封 裝、針式第2頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四2.1 導(dǎo)論復(fù)習(xí)二極管開關(guān)特性復(fù)習(xí)三極管開關(guān)特性第3頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四一、PN（二極管）的開關(guān)特性PNPN結(jié)外電場 外加的正向電壓有一部分降落在PN結(jié)區(qū)，方向與PN結(jié)內(nèi)電場方向相反，削弱了內(nèi)電場。于是，內(nèi)電場對多數(shù)載流子擴(kuò)散運(yùn)動(dòng)的阻礙減弱，擴(kuò)散

2、電流加大。擴(kuò)散電流遠(yuǎn)大于漂移電流，可忽略漂移電流的影響，PN結(jié)呈現(xiàn)低阻性。內(nèi)電場PN內(nèi)電場IF正向?qū)ǖ?頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四 內(nèi)電場對多子擴(kuò)散運(yùn)動(dòng)的阻礙增強(qiáng)，擴(kuò)散電流大大減小。此時(shí)PN結(jié)區(qū)的少子在內(nèi)電場作用下形成的漂移電流大于擴(kuò)散電流，可忽略擴(kuò)散電流，PN結(jié)呈現(xiàn)高阻性。PNPN結(jié)內(nèi)電場IS外電場 在一定的溫度條件下，由本征激發(fā)決定的少子濃度是一定的，故少子形成的漂移電流是恒定的，基本上與所加反向電壓的大小無關(guān)，這個(gè)電流也稱為反向飽和電流 IS 。PN內(nèi)電場反向截至第5頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四二、NPN三極管開關(guān)特性飽和截

3、止第6頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四2.2 分立元件門電路 +12VABDADBRFuA uBuF0V 0V0V0V 3V0V3V 0V0V3V 3V3VA BF0 000 101 001 11F=AB 12VABDADBRFF=A+B第7頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四晶體管非門電路(反相器)F=A+12VRcTRAAF第8頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四+5VT1R1R2T2T3T4R3R4YWk4W.6k1W130Wk1AD2.3 TTL門電路一、結(jié)構(gòu)與原理TTL非門第9頁，共35頁，2022年，5月20日，

4、11點(diǎn)25分，星期四TTL與非門電路第10頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四二、特性u(píng)i/Vii/mA0121IISIIHIILIIH 輸入高電平電流(輸入漏電流40A)IIS 輸入短路電流(1.6mA)IIL 輸入低電平電流1、 輸入伏安特性F+5Vuiii1第11頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四2、 輸入端負(fù)載特性1F+5VRiuiuiRb1T1+5VRiRi較小時(shí)，uiUT，ui=“1”臨界時(shí)ui=Ri+Rb1Ri(5Ube)=1.4Ron開門電阻，Ri Ron(2.5K)，ui為高電平。Roff 關(guān)門電阻，Ri Roff(0.85K)，

5、ui為低電平。TTL門電路輸入端懸空時(shí)為“1”。i第12頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四3、輸出特性拉電流負(fù)載(輸出高電平有效)IOHIOH 輸出高電平電流(拉電流400A)灌電流負(fù)載(輸出低電平有效)IOLIOL輸出低電平電流(灌電流16mA)“0”“1”FR1“0”“1”F+5VR1第13頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四4、電壓傳輸特性Vi1FAVo+5VRuo /V1234ui /V012UOHUOLUOHminUffUon開門電平 (輸出低電平的最大值 0.8V )U0LmaxUonUff關(guān)門電平 (輸出高電平的最小值 2.4V)ui

6、uoUOHUOL理想化UTUT 閾值電壓(門檻電平)UT=1.4V第14頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四三、門電路級(jí)聯(lián)： 前一個(gè)器件的輸出就是后一個(gè)器件的輸入，后一個(gè)是前一個(gè)的負(fù)載，兩者要相互影響?！?”“1”“0”II LIOLT4T5+5VT1+5VRb1II LIOLT4T5+5V“1”T1+5VRb1IOHII H11“1”“0”IOHII H11第15頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四負(fù)載能力的計(jì)算“1”IOHII HII HII HII HIOH=NIIHN=IOH/IIH=400/40=10“0”IOLII LII LII LII

7、 LIOL=NIILN=IOL/IIL=16/1.6=10N 扇出系數(shù)1&1&第16頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四直流參數(shù)低電平輸入電流 IIL1.6 mA高電平輸入電流 IIH 40 A 低電平輸出電流 IOL16 mA高電平輸出電流 IOH 0.4 mA低電平輸出電壓 VOL0.4V (10個(gè)負(fù)載)高電平輸出電壓 VOH 2.4V (10個(gè)負(fù)載) 第17頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四傳輸延遲時(shí)間AFAF理想波形實(shí)際波形tPd150%50%tPd2tpd1前沿傳輸延遲時(shí)間tpd2后沿傳輸延遲時(shí)間平均傳輸延遲時(shí)間tpd=tpd1+tpd2

8、2FA1第18頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四一、集電極開路（OC）與非門為什么需要OC門？普通與非門輸出不能直接連在一起實(shí)現(xiàn)“線與”！F=F1F2T4T5+5VF1T4T5+5VF2F?FF“1”“0”IT5飽和程度降低，輸出低電平抬高,輸出“不高不低”。T5電流過大被燒毀。F11F21第19頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四OC門電路+5VABCT1R1R2T2R3T5F+VCCRCOC門必須外接電阻RC和電源VCC才能正常工作。邏輯符號(hào)：&ABFABF第20頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四 OC門可以實(shí)現(xiàn)“線與”

9、F=F1F2VCCRCF&ABF1&CDF2第21頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四RC的計(jì)算方法OC門輸出全為“1”時(shí)：UOHIOHIOH T5集電極漏電流IIHIRCUOH=VCC IRCRC=VCC(nIOH+mIIH)RCRC UOH當(dāng)UOH=UOHmin 時(shí)：RCmax=VCCUOHminnIOH+mIIHVCCRCn個(gè)m個(gè)&第22頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四RC的計(jì)算方法OC門輸出中有一個(gè)為“0”時(shí)：UOL“0”“1”“1”IOLIILIRCUOL=VCC-(IRC-mIIL)RCRC IOL UOL 當(dāng)UOL=UOLmax 時(shí)

10、：RCmin=VCCUOLmaxIOL-mIILVCCRCn個(gè)m個(gè)&第23頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四二、輸出三態(tài)門主機(jī)1外設(shè)23總線+5VABT1R1R2T2T3T4T5R3R5R4FDG1、工作原理G=0時(shí)：F=ABG=1時(shí)：T2、T5截止D導(dǎo)通,T3、T4截止輸出呈現(xiàn)高阻狀態(tài)。第24頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四2、三態(tài)門符號(hào)ABENAF&ENENBEN=0時(shí)：F=ABEN=1時(shí)：F=Z Z為高阻AF&ENENBBENAFEN=1時(shí)：F=ABEN=0時(shí)：F=Z Z為高阻ABENBENAF第25頁，共35頁，2022年，5月20日，

11、11點(diǎn)25分，星期四3、三態(tài)門應(yīng)用多路開關(guān)ENA11ENA2F1EN1G1G2第26頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四三態(tài)門應(yīng)用雙向總線驅(qū)動(dòng)器，又稱收發(fā)器DIDODBE雙向總線11ENEN第27頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四六、 TTL系列系 列延遲功耗乘積(微微焦耳)傳輸延遲/ns功耗/mW中速TTL(74)1001010高速TTL(74H)132622肖特基(甚高速)TTL(74S)57319低功耗肖特基TTL(74LS)199.52第28頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四實(shí)際的與非門器件74LS002輸入4與非門

12、74LS308輸入與非門17148&17148&第29頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四2-5 CMOS邏輯門電路1CMOS非門VOVIVDDTPTN設(shè)VDD（VTN+|VTP|），且VTN=|VTP|（1）當(dāng)Vi =0V時(shí)，TN截止， TP導(dǎo)通。輸出VOVDD。（2）當(dāng)Vi =VDD時(shí)，TN導(dǎo)通， TP截止，輸出VO0V。增強(qiáng)型場效應(yīng)管第30頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四2.CMOS與非門和或非門電路與非門或非門FVDDTP2TP1TN1TN2ABTN1TN2TP1TP2VDDFAB第31頁，共35頁，2022年，5月20日，11點(diǎn)25分，

13、星期四設(shè)MOS管的開啟電壓：TN管 2VTP管 -2Vui 0 1 2 3 4 5 （V）TN TP uo 0 1 2 3 4 5 （V）當(dāng)EN=H時(shí)，傳輸門按下表工作 當(dāng)EN=L時(shí)，兩個(gè)MOS管都截止，傳輸門不通，呈高阻。2. CMOS傳輸門第32頁，共35頁，2022年，5月20日，11點(diǎn)25分，星期四CMOS邏輯門電路的系列（1）基本的CMOS 4000系列。（2）高速的CMOSHC系列。（3）與TTL兼容的高速CMOSHCT系列。CMOS邏輯門電路主要參數(shù)的特點(diǎn)（1）VOH（min）=VDD； VOL（max）=0。 所以CMOS門電路的邏輯擺幅（即高低電平之差）較大。 CMOS門電路功耗低，扇出數(shù)大，噪聲容限大，開關(guān)速度與TTL接近，易大規(guī)模集成，已成為數(shù)字集成電路的發(fā)展方向。（2）閾值電壓Vth約為VDD/2。 ViH（min）=VDD / 2 （3）其高、低電平噪聲容限約 VDD / 2 。（4）C