大規(guī)模數(shù)字集成電路設(shè)計(jì)第三章構(gòu)造體的三種描述方式課件

1、大規(guī)模數(shù)字集成電路設(shè)計(jì)第三章構(gòu)造體的三種描述方式本章要點(diǎn)進(jìn)一步認(rèn)識(shí)構(gòu)造體在VHDL中的作用。構(gòu)造體的三種描述方式： 行為描述RTL描述結(jié)構(gòu)描述深入理解三種描述各自的特點(diǎn)。3.1綜合(Synthesis) 邏輯綜合(Logic Synthesis),是EDA設(shè)計(jì)一個(gè)重要內(nèi)容，它是一個(gè)把高層次的與工藝無(wú)關(guān)的描述轉(zhuǎn)換為一個(gè)低層次的與特定工藝相關(guān)的邏輯電路的過(guò)程。 c = a + b；z = x * y；t = c + x；out = t + u； (a) 描述(b) 直接實(shí)現(xiàn)abxybycztuout+*Synthesisoptimization布爾代數(shù)優(yōu)化優(yōu)化的邏輯電路3.2 VHDL 構(gòu)造體的描

2、述方式行為（ Behavioral）描述方式 （一般不可綜合）寄存器傳輸（RTL）或數(shù)據(jù)流 （Data-Flow）描述方式（可綜合）結(jié)構(gòu)化（Structural）描述方式 （可綜合） 多層次的設(shè)計(jì) 直接用門電路單元搭建 u1 半加器 half_adder u2 半加器 half_adder u3 或門or_gatexycinabsumcoutc3.2.1 行為（Behavioral）描述方式【例3-1】一個(gè)五端口電路如圖3-2所示。我們希望它具有如表3-1所示的功能，問(wèn)如何通過(guò)行為級(jí)描述來(lái)得到它的輸入輸出波形。 x sum y cin cout 圖3-2 五端口電路 3.2.1 行為（Beha

3、vioral）描述方式nxycinsumcout000000100110010100201101110101311111輸出信號(hào)sum和cout的值與輸入信號(hào)中“1”的數(shù)目有關(guān)表3-1邏輯功能表 3.2.1 行為級(jí)（Behavioral）描述方式仿真波形如下3.2.2 寄存器級(jí)RTL描述方式 RTL描述方式，也被稱為數(shù)據(jù)流描述方式，是一種明確規(guī)定積存器的描述方法，在RTL描述中可采用積存器硬件一一對(duì)應(yīng)的直接描述，也可采用積存器之間功能描述的方法。3.2.2 寄存器級(jí)RTL描述方式cin01010101x00110011y00001111cout00010111sum01101001即：sum

4、=xycin cout=(xy)cin+xy(3-1)式【例3-2】五端電路的RTL描述五端電路的真值表3.2.2 寄存器級(jí)RTL描述方式s=xy sum=scin cout=scin+xy（3-2）式描繪出了全加器中從輸入端到輸出端的數(shù)據(jù)流 據(jù)此可寫出全加器的RTL構(gòu)造【例3-2】五端電路的RTL描述(3-2)式【例3-2】 全加器的RTL級(jí)描述（數(shù)據(jù)流）ARCHITECTURE RTL_view OF full_adder IS SIGNAL s : BIT; BEGIN s = x XOR y; sum = s XOR cin; cout = (s AND cin ) OR (x AND

5、 y);END RTL_view;信號(hào)賦值符號(hào) =3.2.2 寄存器級(jí)RTL描述方式 就是在多層次的設(shè)計(jì)中，高層次的設(shè)計(jì)模塊調(diào)用低層次的設(shè)計(jì)模塊，或者直接用門電路設(shè)計(jì)單元來(lái)構(gòu)建一個(gè)復(fù)雜的邏輯電路的描述方式 3.2.3 結(jié)構(gòu)級(jí)（Structural）描述方式ARCHITETURE structure_view OF Full_adder IS COMPONENT half_adder PORT (a,b : IN BIT ;s ,c : OUT BIT); END COMPONENT; COMPONENT or_gate PORT (in1,in2:IN BIT;out1:OUT BIT); END COMPONENT; SIGNAL a,b,c:BIT; BEGIN u1: half_adder PORT MAP (x,y,a,b); u2: half_adder PORT MAP (a,cin,sum,c); u3: or_gate PORT MAP (b,c,cout); END structure_view;SIGNAL：內(nèi)部信號(hào)連線 元件（component） 說(shuō)明元件引用語(yǔ)句 3.2.3 結(jié)構(gòu)級(jí)（Structural）描述方式行為級(jí)描述一般難于綜合對(duì)于RTL描述加以不