清航講義文件部分跟往年差不多計算機組成第4章

1、1一位的ALU的線路設計：3、按真值表寫邏輯表達式= (/OP1/OP0)( +/A +/ A/B + A BCin + ( OP1/OP0( AB + ( OP11一位的ALU的線路設計：3、按真值表寫邏輯表達式= (/OP1/OP0)( +/A +/ A/B + A BCin + ( OP1/OP0( AB + ( OP1OP0 ( A+ B 或運CoutOP1/OP0)( + + BCin 一位的ALU的線路設計：2、接著寫出功能的真值表OP A S (或1 1 0 01 1 0 11 1 1 11 1 1 1OP A B S 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1

2、0 0 1 1 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 OP A S (與1 0 0 01 0 0 01 0 1 01 0 1 1一位的ALU的線路設計：1、首先畫出其組成示意圖運算能 輸入數據 A、三選加減進位輸入 加減進位輸出 與運或運3種運算用3部分電運算結果S, 3選1得二選一運算功能選擇輸+/-選擇 B 或 B 計算機第4章 計算機的運算運算器包括 定點運算器 浮點運算器 2由 ALU 運算器包括 定點運算器 浮點運算器 2由 ALU 執(zhí)行 +、（、并給出運算結果的狀態(tài)信息C、Z、V、由通用寄存器組 REGs 承 組REGs組成,現相互連接。OP1 個 用

3、 16位的ALU16位 的 ALU，使其并行執(zhí) Cout0 需要把每一位上的 ALU 一位S1 進位輸出信號和相的進輸入信號正確連接；并把全部上的控制信號連接在一起，使而對兩個16位的數據執(zhí)行運算功能，產生正確還需要解決進位信號度，可采用超前進位一的C一的U一位的ALU的線路設計 4按邏輯表達式畫簡化果 果 三一加法這只是個原理性路與GP 3輸出二選FA L 組算邏運三選二選通用寄存器輸入D 乘商寄存器乘商寄存器B鎖GP 3輸出二選FA L 組算邏運三選二選通用寄存器輸入D 乘商寄存器乘商寄存器B鎖存器 A鎖存16A A口地功三選8種運算功通用寄存B口地8種數據組三選8種結果處在教學的整個過程

4、中， 會用到一臺由教學教學機中的運算器是選用4片4位字長的運算器 Am2901實現的。請大家注意，這個 以及具體的教學計算機控 運 制 存算 存信 結 號 果 建 送 立 到 時 寄 間 存 器 輸 入 間輸入數間運算器組成示意一個運算周期中的各時間段示意（組合邏輯（時序邏輯SSH SCI=001，Cin=1時鐘CP用于控制寄存器和鎖存器的把輸入信號 起來用于后續(xù)的輸出。通用寄存器I8I7I5I4I2I1BQYRSQ SSH SCI=001，Cin=1時鐘CP用于控制寄存器和鎖存器的把輸入信號 起來用于后續(xù)的輸出。通用寄存器I8I7I5I4I2I1BQYRSQ FR+S S R R R S R

5、S R R 00 D 0B F B F BF/2 BF/2 B R_S觸發(fā)器低電平Q寄存器是 D發(fā)器，用脈沖Q A、B口鎖Q接Q B 4周 如何給出？A3A0B3B0 I8I6 I5I3 4片Am2901OVER 低R I20 RR這個系統的優(yōu)點 在于修改已有設 計或增加新的指 令等，主要表現 為修改ABEL或 VHDL語言的程序受碼，影響后R 按鍵 功能開 36位控制信號 開關 16位數據開 RRTEC-計算機基本指令系匯編語句命名規(guī)則類指 令格匯 編語功 能說算術邏輯運算指令（數據在寄存器中ADDSUB、 CMP、 ANDTESTRR這個系統的優(yōu)點 在于修改已有設 計或增加新的指 令等，主

6、要表現 為修改ABEL或 VHDL語言的程序受碼，影響后R 按鍵 功能開 36位控制信號 開關 16位數據開 RRTEC-計算機基本指令系匯編語句命名規(guī)則類指 令格匯 編語功 能說算術邏輯運算指令（數據在寄存器中ADDSUB、 CMP、 ANDTEST XOR 、OR、 DEC、 INC、 SHL、MVRR、 LDRR、STRR 、PUSHIN、必轉和條件轉移指令JMPA、JRC、JRNC、 JRZ、CALA、DRDR SR DRandSR DRDRorSR DRDR 1DR CDR*2 DR C1時跳轉到ADR C0時跳轉到ADR Z 1時跳轉到 ADR Z 0時跳轉到ADD DR SR S

7、UB DR SR AND DR SR CMP DR SR XOR DR SR TESTDR SR OR DR SR MVRRDR SR DEC DRINC DR SHL DR SHR DR JR ADR JRC ADR JRZ ADR JRNZ 00000000 DR 00000001 DR 00000010 DR 00000011 DR 00000100 DR 00000101 DR 00000110 DR 00000111 00001000 00001001 00001010 00001011 01000001 01000100 01000101 01000110 01000111 222

8、22222111111111A35MV: MOVE LD: LOAD ST: STORE SH: SHIFT JMP: JUMP CAL: CALL RET: RETURNJR: JUMP R: REGISTER D: DATAA:ADDRESS F: FLAGSC Z 重新即可 能, 用 FPGA器件實現的第2個 CPU系統器控制器(2 種類型操作功控制信BI8 I7 I5 I4 I2 I1 0R0+R1 Y 2R2R0 Y A右0R0+R1 Y F Y 0R0R1Y 0R0R1 Y 0100006TEC-2008 計算機基本指令系MIPS多指令周期CPU的運算Pw0標送PA-s rallu

9、 -funB-se 寫入數Immed -送內Im m ed -以執(zhí)行 grs+ egregd 為例，看這個運算器的執(zhí)行過程：從控制器接收寄存器。第1步，用 s 和 t 從寄存器組中讀出兩個寄存器的內容并暫存到寄存器A和B，第2步，兩個寄存器的內容經2個多路選擇器電路送到ALU的輸入端，ALU執(zhí)行加法運算，并保存結果到寄存器，第3步，把寄存器C中的計算結果寫入到寄存器組內由 rd 選擇的寄存器。結寄器23MIPS機的運算器 組成寄存器堆由 32個32位的32位的 ALU 接收兩寄存器組成, 使用 3個端口選擇寄存器，2 個用于各從 2 個數據和 46TEC-2008 計算機基本指令系MIPS多指

10、令周期CPU的運算Pw0標送PA-s rallu -funB-se 寫入數Immed -送內Im m ed -以執(zhí)行 grs+ egregd 為例，看這個運算器的執(zhí)行過程：從控制器接收寄存器。第1步，用 s 和 t 從寄存器組中讀出兩個寄存器的內容并暫存到寄存器A和B，第2步，兩個寄存器的內容經2個多路選擇器電路送到ALU的輸入端，ALU執(zhí)行加法運算，并保存結果到寄存器，第3步，把寄存器C中的計算結果寫入到寄存器組內由 rd 選擇的寄存器。結寄器23MIPS機的運算器 組成寄存器堆由 32個32位的32位的 ALU 接收兩寄存器組成, 使用 3個端口選擇寄存器，2 個用于各從 2 個數據和 4

11、擇讀出、1 個控制寫數據中進行選ALU支持 + 等運算 寄存器堆有 1 路數據用于完成數據和地址計算,輸入，2路數據輸出，輸出結果R 和 特息 Z,輸出存入A、B寄存有存ALU計算結果的寄存器MIPS機的硬件系統組成 (未用寄存器個類10000000 10000001DRSR10000010 I/O 10000011 10000100 10000101 10000110 I/O 10000111 10001000 100011000000000010001111 JMPA LDRRDR SR IN I/O PORT STRRDR SR PUSH OUTI/OPORT POP DRMVRDDR

12、12120111200B無 條件跳 到 I/O PORT 子 程序返11001110 ADR（16位 CALA 1D組7浮點數的階碼部分 (移碼知識X = 浮點數: 7浮點數的階碼部分 (移碼知識X = 浮點數: X = MS ES Em-1 .E2 E1 M-1M-2.M-IEEE 標準：階碼用移碼，基為按 IEEE 標準，浮點數的階碼用整數給出，用移碼表示，用作為2為底的指數的冪。既然該指數的底一定為 2，就不必在浮點數的格式中予以表示給出指數的冪值。移碼的符號位0表示負，1 表示正，與補碼的符號 浮點數的尾數部分 (隱藏位概念X = 浮點數: X = MS ES Em-1 .E2 E1

13、M-1M-2.M-IEEE標準：階碼用移碼，基為2；尾數用原碼表示按 IEEE 規(guī)定的標準，浮點數的尾數用原碼表示，即符號位 Ms用 0 表示正，1 表示負，且非 0 值尾數數值的最 M-1必為 1, 才符合浮點數規(guī)格化表示的要求；既然非 0 值浮點數的尾數數值最必定為 1，則在保存點數到內存前，通過尾數左移, 強行把該位去掉, 用同樣多的尾數位就能多存一位二進制數，有利于提高數據表示精度，把這種處理方案稱作為隱藏位技術。當然，在取回這樣的浮點數到運算器執(zhí)行運算時，必須先恢復該隱藏位。浮點數的尾數部分 (規(guī)格化表示X = 浮點數: X = MS ES Em-1 .E2 E1 M-1M-2.M-

14、IEEE 標準：階碼用移碼，基為2；尾數用原碼表示被稱為浮點數的尾數，對非 0 值的浮點數，要求尾數的絕對值0.5，稱滿足這種表示要求的浮點數為的尾數的操作過程，叫作浮點數的規(guī)格化處理，通過移位尾數和修改階碼實現。浮點數在計算機內的格X = 浮點數: X = MS ES Em-1 .E2 E1 M-1M-2.M-IEEE 標準：階碼用移碼, 基為2；尾數用原碼符號位 階碼位 尾數數碼位 總位數雙精度(長)浮點數臨時浮點數臨時浮點數僅用于計算過程，它不屬于IEEE標準，在某浮點運算器舉例el浮點運以協處理器方式CPU 連接，有獨的控制邏輯880點支持3大類共 7 種數據，支持60 條指令在后來的

15、奔浮點運算器處理階碼的 和處理尾數的 兩個定點運算器線路組成浮點運算器舉例el浮點運以協處理器方式CPU 連接，有獨的控制邏輯880點支持3大類共 7 種數據，支持60 條指令在后來的奔浮點運算器處理階碼的 和處理尾數的 兩個定點運算器線路組成任選件方式提供給用戶 數對階 尾數加減 規(guī)格化 舍入處理階碼加減 尾數乘除 舍入與規(guī)格化處理 判溢出機中改進8浮點數的上溢 (overflow)數據太大，以至于大于階碼所能表示的數值浮點數的下溢 負上負下溢 正下正上-負正浮點數格式移碼8位的移碼能表示0000000011111111對應十進制-128 。對于移 的方案，它的機器數為數的真值在數軸上向右平

16、移了 128個位置，用1位符號位和 n 位數值位表示的移碼, 其定義為：E移 2nE - 2n=E2n 范圍00000000常僅執(zhí)行11運算。在加減運算時，其9X=2+0100.1101111，Y=2+100(-（3）規(guī)格化處理10111010 01相加結果的數9X=2+0100.1101111，Y=2+100(-（3）規(guī)格化處理10111010 01相加結果的數值最 為 0，應執(zhí)行 1 次左規(guī)操作,故得 MX+Y原 = 1 1110100 1， 階碼減 1 得 1 011 (為+3)（4） 舍入處理01入方案，在最低位1 + 0 1 此處是原碼 計算后的 XY浮 = 1 1011即數的實際值

17、23(-X=2+0100.1101111， Y=2+100(-（1） 計算階差（移碼計算E= EX-EY= EX+(-EY)= 1010+0100=0注意 階碼計算結果的符號位在此變了一次反，為-2碼，是X的階碼值小，使其取 Y 的階碼值1100（即 +4）；因此，相應地修改 MX原 =0 0011011 11（即右移 2 位（2） 尾數求和 右移出的11被保存到保護位中 1 00011011 10111010 X=2+0100.1101111， Y=2+100(-寫出X、Y的正確的浮點數表示：階碼用4位移碼 尾數8（含符號位（含符號位 Y11100 為運算方便，尾數的符號位寫在數值位之前：X

18、1010 0Y1100 1X= M Y= M 對階操作，求階差EMX-MY，IEEE 浮點數標準X = 浮點數: X = MS ES Em-1 .E2 E1 IEEE 浮點數標準X = 浮點數: X = MS ES Em-1 .E2 E1 M-1M-2.M-IEEE 標準：階碼用移碼, 基為2；尾數用原碼符號位數 階碼位數 尾數位數 總位數積的階碼 = EX EY = 0 011 + 1 011 = 0 注結果的階碼符號位在此變了一次反，移碼結果為 -（2）尾數相乘：MXMY 0.1110(-=-規(guī)格化處理：已經滿足規(guī)格化要求，不需舍入處理：保留 8 位乘積。無舍檢查溢出否：積的階碼為 0 11