FPGA參考設(shè)計解決方案降低汽車電子制造的復雜性

1、【W(wǎng)ord版本下載可任意編輯】 FPGA參考設(shè)計解決方案降低汽車電子制造的復雜性 汽車娛樂電子推動了功能和容量的快速發(fā)展，促使設(shè)計人員在性能、成本和靈活性上做出綜合考慮。與其他汽車電子領(lǐng)域不同，多媒體圖形應用高度可視化，其需求多變，在許多情況下甚至還沒有建立標準。汽車設(shè)計人員需要一個能夠提供靈活、性能而成本可控的解決方案?？删幊踢壿?，特別是現(xiàn)場可編程門陣列（FPGA）便是這樣的解決方案。 在以前，專用集成電路（ASIC）能夠為制造商提供成本效益較好的芯片方案，因此，汽車圖形應用在半導體方面一般選用ASIC。但是，ASIC開發(fā)成本不斷攀升，降低批量價格、快速面市的要求以及功能復雜性的提高可能會預

2、示著汽車市場中ASIC統(tǒng)治時代的結(jié)束。汽車供給商正在尋找一種成本效益的設(shè)計平臺，其強大的功能和靈活性能夠滿足越來越復雜的汽車數(shù)字系統(tǒng)的需求。 專用標準產(chǎn)品（ASSP）在汽車和消費類市場上是ASIC的一種替代方案。這類產(chǎn)品的主要優(yōu)勢在于低成本。但是，ASSP具有隱含的成本，如尋找各種功能都合適的ASSP，而不必添加外部邏輯、軟件以及其他ASIC或者ASSP。而且，隨著需求的不斷變化，在設(shè)計早期可能不需要ASSP，設(shè)計一旦投產(chǎn)之后，便不再采用ASSP。 FPGA能夠顯著縮短工程開發(fā)時間，降低多芯片重復使用成本，成為汽車圖形應用中替代ASIC和ASSP的功能強大而又靈活的解決方案。ASSP可能會丟失

3、所需功能，ASIC則有隨著設(shè)計修改而必須重制的風險，而FPGA在設(shè)計過程中，可以開展編程，并根據(jù)需要重新編程，實現(xiàn)更快速的原型設(shè)計，加快產(chǎn)品面市。如果需求變化，即使是器件已經(jīng)在車輛中投入使用了，F(xiàn)PGA也可以現(xiàn)場開展更新。FPGA不存在預先的ASIC流片（NRE）成本以及訂購量問題，也不存在ASSP相關(guān)的潛在成本問題，它是系統(tǒng)設(shè)計成本效益的選擇。而且，F(xiàn)PGA在通用硬件平臺上能夠重復使用的能力顯得非常重要，使設(shè)計人員能夠生成不同的系統(tǒng)，憑借一個基本設(shè)計便可以支持多種功能，從而降低制造成本。 FPGA參考設(shè)計推動汽車圖形技術(shù) 信息娛樂應用要求越來越復雜的圖形處理能力。這種處理可以在高端處理器和D

4、SP中實現(xiàn)，但代價是極高的成本、復雜度和功耗?？梢栽谙到y(tǒng)中參加FPGA來降低圖形系統(tǒng)的總成本、復雜度，以及性能需求。圖1所示為一個標準的圖形參考設(shè)計，該設(shè)計承載視頻輸入，覆蓋LCD屏幕上顯示的其他圖像。 圖1: 采用FPGA和主機處理器的汽車圖形控制系統(tǒng) 該參考設(shè)計在Altera Cyclone? FPGA中實現(xiàn)了一個視頻輸入模塊和LCD圖形控制器，展示了汽車市場需要的低成本應用中，F(xiàn)PGA所具有的強大功能和靈活性。參考設(shè)計運行在Altera Nios II嵌入式處理器開發(fā)板上，并參加了用于實現(xiàn)相機/視頻輸入、輸出顯示驅(qū)動電路的模塊。 視頻輸入模塊包括一個前端相機接口和用于色彩空間轉(zhuǎn)換、調(diào)整和

5、縮放的IP，以及視頻存儲器接口。LCD顯示接口包括控制不同層之間以及圖象之間半透明效果的IP功能。這些輸入和輸出控制模塊是Altera SOPC Builder系統(tǒng)的組成部分，該系統(tǒng)用于將所有IP模塊開展無縫連接。OpenGL-E圖形庫子集運行在主機CPU中。該庫提供處理和表征位圖、幀緩沖訪問和圖形基元繪圖的所有功能。 由于開展透視操作、旋轉(zhuǎn)、繪制直線和多邊形、紋理操作以及相似的任務時，這些擴展圖形應用會占用大量的計算，因此，可能會需要一個功能非常強大的主機CPU來實現(xiàn)OpenGL圖形庫。FPGA可做為一個協(xié)處理器架構(gòu)，卸載主機CPU中通常消耗大量CPU性能的算法功能。 圖2: 帶有硬件加速協(xié)

6、處理器的圖形控制系統(tǒng) 圖2顯示了在參考設(shè)計系統(tǒng)中參加圖形加速協(xié)處理器的實例。該協(xié)處理器可承載多種算法，如： 直接blit、拉伸blit、透明、雙線性濾波、每象素alpha、著色、抗鋸齒處理等位塊圖像傳送（BLIT）操作 任意寬度直線繪制、圓角、截角、alpha梯度、圖像邊緣模糊（模糊化） 三角形、四邊形等多邊形繪制、alpha梯度、圖像邊緣模糊（模糊化） 圓、橢圓和二次曲線截面繪制 生成二次和三次Bzier曲線 參加協(xié)處理器后，對主機CPU的CPU要求會顯著降低。當然會使用更多的FPGA資源，但是系統(tǒng)設(shè)計人員可以自由選擇在硬件中采用何種算法，具體在軟件中采用哪種以優(yōu)化大部分關(guān)鍵系統(tǒng)要求（速度、功耗、成本等）。 我們可以進一步延伸該卸載范例，采用FPGA中實現(xiàn)的處理器將其他處理任務放在FPGA中。這樣還具有減少系統(tǒng)元件和外部主機CPU的優(yōu)點。圖3顯示了如何在FPGA中采用Nios II處理器實現(xiàn)其余軟件控制任務（如抗鋸齒處理和OpenGL兼容等）的圖形參考設(shè)計。 圖3: 在FPGA中實現(xiàn)帶有主機CPU的圖形控制系