8.存儲器和可編程邏輯器件

1、第22章 存儲器和可編程邏輯器件22.1 只讀存儲器22.2 隨機存儲器22.3 可編程邏輯器件第22章 存儲器和可編程邏輯器件本章要求:1.了解ROM、RAM、PROM、EPROM的結(jié)構(gòu)和工作原理及功能的區(qū)別；2.了解常用可編程邏輯器件在實際中的應用；3. 會用可編程邏輯器件構(gòu)成簡單的邏輯函數(shù)。半導體存儲器分類：按功能只讀存儲器(ROM)隨機存儲器(RAM)按元件雙極型晶體管存儲器:速度快，功耗大。MOS型場效晶體管存儲器：速度較慢，功耗小，集成度高。22.1 只讀存儲器22.1.1 ROM的結(jié)構(gòu)方框圖 只讀存儲器(ROM) ，它存儲的信息是固定不變的。工作時，只能讀出信息，不能寫入信息。

2、ROM的結(jié)構(gòu)框圖表示存儲容量 ROM主要結(jié)構(gòu)存儲矩陣地址譯碼器 (1) 存儲矩陣：由存儲單元構(gòu)成，一個存儲單元存儲一位二進制數(shù)碼 1 或 0 。存儲器是以字為單位進行存儲的。上圖中有NM個存儲單元。 (2) 地址譯碼器：為了存取方便，給每組存儲單元以確定的標號，這個標號稱為地址。圖中W0WN-1稱為字單元的地址選擇線，簡稱字線。地址譯碼器根據(jù)輸入的代碼從W0WN-1條字線中選擇一條字線，確定與地址代碼相對應的一組存儲單元位置。被選中的一組存儲單元中的各位數(shù)碼經(jīng)位線 D0 DM1傳送到數(shù)據(jù)輸出端。 二極管 ROM電路22.1.2 ROM的工作原理22.1.2 ROM的工作原理(1) 存儲矩陣 二

3、極管ROM電路中的存儲矩陣和地址譯碼器均由二極管構(gòu)成。在存儲矩陣和地址譯碼器之間, 由字線聯(lián)系。 圖中的存儲矩陣有四條字線和四條位線，共有十六個交叉點，每個交叉點都可看作一個存儲單元。交叉點處接有二極管時, 相當于存 1 ；交叉點處沒有接二極管時，相當于存 0 。如：字線W0與位線有四個交叉點, 其中與位線 D0 和D2 交叉處接有二極管。當選中W0 (為高電平)字線時,兩個二極管導通，使位線 D0 和 D2 為 1 , 這相當于接有二極管的交叉點存 1 。 交叉點處沒有接二極管，相當于存 0 ；位線 D1和D3沒有接二極管，交叉點存 0 。 ROM的特點：存儲單元存 0 還是存 1 在設計和

4、制造時已確定, 不能改變；而且存入信息后, 即使斷開電源，所存信息也不會消失，所以ROM也稱固定存儲器。(2) 地址譯碼器 是一個二極管譯碼器，兩位地址代碼 A1A0 可指定四個不同的地址。四個地址的邏輯式分別為：地址譯碼器特點： (1) N選1譯碼：即N條字線中，每次只能選中一條字線。二極管 ROM電路為4選1譯碼。 (2)最小項譯碼：n個地址輸入變量A0An最小項的數(shù)目為 N = 2n。圖示電路最小項為4個。 最小項譯碼和N選1譯碼地址碼A0A10 00 11 01 1最小項及編號 N選1譯碼存儲內(nèi)容W0W1W2W3D0D1D2D3m0m1m2m3 0 0 0 1 0 1 0 1 0 0

5、1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 1 0 地址譯碼器是一個與邏輯陣列。存儲矩陣是一個或邏輯陣列。ROM的陣列圖或陣列 與陣列 有二極管無二極管22.1.3 ROM的陣列圖22.1.3 ROM的陣列圖 ROM陣列圖中地址譯碼器和存儲矩陣的行線和列線交叉處的二極管已用圓點 “ ” 代替。 ROM的陣列圖可以很直觀地表示出地址譯碼器和存儲矩陣之間對應的邏輯關(guān)系。 例：當?shù)刂反a為A1A0 = 10時, 譯碼器輸出 同時字線W1 = 1，該字線上兩個交叉點有圓點( 存1)，另兩個交叉點無圓點( 存0)，ROM輸出的信息為D3D2D1D0 = 1100ROM的

6、簡化陣列圖雙極型晶體管和MOS場效應管構(gòu)成的存儲矩陣 雙極型存儲矩陣存 1 存 0 雙極型晶體管和MOS場效應管構(gòu)成的存儲矩陣 1 0 0 0 1 1 0 1選中導通MOS型存儲矩陣 1 0 0 0 選中 0 0 1 0 1 1 0 1導通1. ROM構(gòu)成的全加器22.1.4 ROM的應用舉例 在數(shù)字系統(tǒng)中ROM的應用十分廣泛，如用于組合邏輯、波形變換、字符產(chǎn)生以及計算機的數(shù)據(jù)和程序存儲等。輸入變量A加數(shù)B加數(shù)C0 低位進位數(shù)輸出變量S 本位和數(shù)C0 本位向高位進位數(shù)用ROM構(gòu)成全加器的邏輯狀態(tài)由表可得用ROM構(gòu)成的全加器陣列圖2. ROM構(gòu)成的序列脈沖發(fā)生器采用計數(shù)器和ROM來實現(xiàn)。例：要產(chǎn)

7、生11000100 這一8位序列脈沖。在脈沖 CP的作用下, W0 W7依次被選中, 依次輸出01100010 用ROM構(gòu)成的序列脈沖發(fā)生器工作波形1 1 0 0 01 0 01 1 0 0 0CPD12345678910111213143. ROM構(gòu)成的字符發(fā)生器22.1.4 ROM的應用舉例 字符發(fā)生器常用于顯示終端、打印機及其他一些數(shù)字裝置。將各種字母、數(shù)字等字符事先存儲在ROM的存儲矩陣中，再以適當?shù)姆绞浇o出地址碼，某個字符就能讀出來，并驅(qū)動顯示器顯示。 下面用ROM構(gòu)成的字符發(fā)生器顯示字母 R來說明其工作原理。用ROM構(gòu)成字符發(fā)生器(b) 由圖可看出該字符發(fā)生器由 7 行 5 列構(gòu)成

8、存儲矩陣,將字母 R 的形狀分割成若干部分并在相應的單元存入信息 1 。當?shù)刂份斎胗?00110周期地循環(huán)變化時,即可逐行掃描各字線,把字線 W0 W7 所存儲的字母 R 的字形信息從位線 D0 D4 讀出，使顯示設備一行行地顯示出圖 (b)的字形。22.2 隨機存儲器 隨機存儲器 (RAM) 不僅可以隨時從指定的地址的存儲單元讀出數(shù)據(jù)，而且可以隨時向指定的存儲單元寫入數(shù)據(jù)。因此, RAM也稱為讀/寫存儲器, 。 優(yōu)點：讀/寫方便。 缺點：信息容易丟失，一旦斷電，所存儲的信息會隨之消失，不利于數(shù)據(jù)的長期保存。22.2.1 RAM的結(jié)構(gòu)方框圖 RAM的結(jié)構(gòu)方框圖地址輸入An1A0A1地址譯碼器存

9、儲矩陣數(shù)據(jù)線讀/寫控制電路讀/寫控制(R/W)片選(CS)輸入/輸出控制 I/O.讀/寫線(雙向)(雙向)22.2.2 RAM的工作原理 (1) 存儲矩陣：由大量存儲單元構(gòu)成，它的存儲單元有靜態(tài)和動態(tài)兩種類型 。與ROM不同的是RAM存儲單元中的數(shù)據(jù)不是預先固定的，而是取決于外部輸入信息，其存儲單元必須由具有記憶功能的電路構(gòu)成。 (2) 地址譯碼器：也是 N 選1譯碼器。 (3) 讀/寫控制電路：當 R/W = 1 時, 執(zhí)行讀出操作，R/W = 0 時，執(zhí)行寫入操作。 (4) 片選控制：當CS = 0 時，選中該片RAM工作, CS = 1時，該片RAM不工作。22.2.3 RAM芯片簡介2

10、114RAM引腳排列圖容量：1024字4位地址線：A9A0(210=1024)數(shù)據(jù)線：I/O3 I/O022.2.4 RAM的擴展用兩片2114RAM實現(xiàn)位數(shù)擴展將幾片的地址端、R/W端、CS端并接在一起1. RAM位數(shù)的擴展高四位低四位A9 A0 R/W CSRAM2114(1)I/O3I/O7I/O6I/O2I/O5I/O1I/O4I/O0A9 A0 R/W CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1A9A0R/WCS地址碼2. RAM字數(shù)的擴展 A11 A0十二根地址線,組成4096字4位的RAM。 用四片2114RAM實現(xiàn)字數(shù)擴展000 用

11、四片2114RAM實現(xiàn)字數(shù)擴展選中2. RAM字數(shù)的擴展22.3 可編程邏輯器件 可編程邏輯器件(PLD)是由用戶自行定義邏輯功能 (編程)的一類邏輯器件的總稱。 PLD的結(jié)構(gòu)方框圖22.3.1 PLD的結(jié)構(gòu)方框圖 PLD電路結(jié)構(gòu)復雜，線路縱橫交錯，編程點和門電路甚多。為了清晰準確地表示PLD的電路連線和邏輯關(guān)系，采用了一些不同常規(guī)的表示方法。1. 行線和列線的交叉點 兩種導線的交叉點有三種含義。(1) 圓點“”表示該點為固定連接點，用戶不能改變。(2) 叉點“”也表示兩線連通，但該點是編程點, 出廠 時此點是接通的,用戶可根據(jù)需要斷開或保持接通。(3) 既無點“”又無叉點“”，表示兩線是斷開

12、的。(a) 固定連接(b) 編程連接(c) 斷開連接2. 與門與或門與門輸出Y1 = ABD (變量C與與門無關(guān))或門輸出Y2 = A+B+C (變量D與或門無關(guān)) PLD中的與門和或門輸出線輸入線 與門的輸入線只有一條，稱為乘積線；輸出線的Y1 = ABD 稱為與項。 或門的輸入線也只有一條，稱為相加線；輸出線的Y2 = A+B+C 稱為或項。3. 輸入互補緩沖器和輸出三態(tài)緩沖(1) 輸入互補緩沖器(2) 輸出三態(tài)緩沖器反相緩沖器輸出同相緩沖器輸出 輸入互補緩沖器可提供互補的原變量A和反變量 , 可增加電路的帶負載能力, 主要用于輸入電路和反饋輸入電路。A主要用于PLD的輸出電路。22.3.

13、2 可編程只讀存儲器1.一次編程只讀存儲器 (PROM) 廠家制造PROM時，使存儲矩陣中的所有存儲單元的內(nèi)容全為 1。用戶可根據(jù)自己的需要自行確定存儲單元的內(nèi)容。PROM存儲單元中的熔絲存儲 1存儲 0 熔斷絲被燒斷后不能恢復。只能編程一次，一旦編好, 就不能再行修改, 所以稱一次編程只讀存儲器。圖1 PROM存儲單元全部存1未編程的存儲矩陣 圖2 PROM編程后的存儲矩陣已編程的存儲矩陣 例1：在前面圖1 所示的PROM存儲矩陣中，編程時已將其中的一些熔絲燒斷, 如前圖 2 所示, 根據(jù)此圖：(1) 畫出存儲矩陣的編程陣列圖；(2) 說明存儲矩陣存儲的內(nèi)容；(3) 寫出存儲矩陣輸出端D0

14、D3的邏輯式。 解：(1) 將圖 2 和圖 1 對照比較，凡是熔絲被燒斷的編程點，將 “” 擦出，未被燒斷熔絲的編程點，將 “” 保留，存儲矩陣的編程陣列圖如圖 2 (b)所示。 (2) 存儲矩陣存儲的內(nèi)容為：1001，1100，1001，0110四個字單元。 (3) 存儲矩陣輸出端或門輸出的邏輯式為D0 = W0 + W2D1 = W3 D2 = W1 + W3D3 = W0 + W1 + W2固定與陣列可編程或陣列PROM的基本結(jié)構(gòu) 例2: 試用PROM實現(xiàn)一組邏輯函數(shù)。 解：(1) 由于PROM的地址譯碼器是固定的最小項與陣列，所以需將 Y0 Y2 各式化為最小項形式。(2) 由Y0 Y2最小項畫出PROM的編程陣列圖用PROM 實現(xiàn)一組邏輯函數(shù)2. 可改寫型只讀存儲器(EPROM） PROM只能一次編程，而EPROM則可多次擦去并重新寫入 新內(nèi)容。 擦除方法：在EPROM器件外殼上有透明的石英窗口，用紫外線 (或X射線) 照射，即可完成擦除操作。3. 電可改寫型只讀存儲器(EEPROM） 盡管EPROM能實現(xiàn)擦除重寫的目的，但由于對紫外線照射時間和照度均有一定要求，擦除的速度也比較慢，為此，又產(chǎn)生了EEPROM。22.3.3 可編程陣列