（本科）第3章 集成門電路(1)ppt課件（全）

1、第3章 集成門電路(1)3.1 概述3.2 半導(dǎo)體器件的開關(guān)特性3.3 二極管門電路3.4 CMOS門電路3.5 TTL門電路3.6 CMOS電路與TTL電路的連接3 集成門電路教學(xué)基本要求1、了解半導(dǎo)體器件的開關(guān)特性。2、掌握基本邏輯門（與、或、與非、或非、 異或門）、三態(tài)門、OC門的邏輯功能。3、學(xué)會邏輯電路邏輯功能分析。4、掌握邏輯門的主要參數(shù)。與非門的邏輯功能： 輸入有“0”，輸出為“1” 輸入全為“1”，輸出才為“0”F1=或非門的邏輯功能： 輸入有“1”，輸出為“0” 輸入全為“0”，輸出才為“1”F2=3.1 概述？內(nèi)部電路是什么樣的，如何實(shí)現(xiàn)相應(yīng)的邏輯功能？內(nèi)部電路不同，邏輯功

2、能相同，如何正確使用？異或門的邏輯功能： 輸入相同，輸出為“0” 輸入不同，輸出為“1”F=AB實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。1 邏輯門電路：2 邏輯門電路的分類：二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門 電路分立集成NMOS門構(gòu)成數(shù)字邏輯電路的基本元件3.正邏輯和負(fù)邏輯的規(guī)定：以0表示低電平，1表示高電平正邏輯體制以1表示低電平，0表示高電平 負(fù)邏輯體制標(biāo)準(zhǔn)高、低電平的規(guī)定：在實(shí)際應(yīng)用中，規(guī)定高電平的下限值VSH標(biāo)準(zhǔn)高電平低電平的上限值VSL標(biāo)準(zhǔn)低電平 二極管的近似模型 加正向電壓時，導(dǎo)通，壓降在0.7V左右，加反向電壓時，極微小的電流IS（A級

3、）流過，截止?？刂乒軌航?二極管起到開關(guān)作用。理想二極管模型數(shù)字電路中二極管模型KADAKVON=0.7VAK3.2 半導(dǎo)體器件的開關(guān)特性3.2.1二極管的開關(guān)特性VI=VIH D截止，VO=VOH=VCCVI=VIL D導(dǎo)通，VO=VOL=0.7V0.7V高電平：VIH=VCC低電平：VIL=0 二極管開關(guān)電路:二極管的動態(tài)電流波形：外加電壓反向變正向：正向?qū)娏鳒笸饧与妷赫蜃兎聪颍河休^大的瞬間反向電流 關(guān)的條件（截止） 當(dāng)vI0.7V時，vBE0.7V，iB0，iC0，vOVCC 。 三種工作狀態(tài)：放大、截止、飽和。c,e間等效內(nèi)阻很大，約數(shù)百千歐3.2.2 晶體三極管的開關(guān)特性 放

4、大條件 (模電狀態(tài)用:發(fā)射結(jié)正偏，集電結(jié)反偏)iC=iBvIiBiCv Oc,e間等效內(nèi)阻可變相當(dāng)于開關(guān)的過渡狀態(tài) 開的條件（管子飽和） 發(fā)射結(jié)和集電結(jié)均正偏，I C = ICS VCC/RC，且不隨I B 增加而增加，VCES0.20.3V. c,e間等效內(nèi)阻很小，約數(shù)百歐.相當(dāng)于開關(guān)的閉合狀態(tài)三極管：控制基極電壓，可使晶體管處于飽和或截止，使晶體管起到開關(guān)作用。只要參數(shù)合理：VI=VIL時，T截止，VO=VOHVI=VIH時，T導(dǎo)通，VO=VOL雙極型三極管的基本開關(guān)電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)三極管的開關(guān)等效電路從二極管已知，PN結(jié)存在電容效應(yīng)。在飽和與截止兩個狀態(tài)之間轉(zhuǎn)換時，iC的變化將滯

5、后于VI，則VO的變化也滯后于VI。動態(tài)開關(guān)特性BJT開關(guān)速度受限制的主要原因：電荷的存入、消散要時間負(fù)載電容CL充放電要時間缺點(diǎn)：基本的BJT反相器開關(guān)速度不高3.2.3 場效應(yīng)管的開關(guān)特性 MOS管又稱為絕緣柵型場效應(yīng)三極管（Metal-Oxide-Semiconductor Field Effect Transisteor , MOSFET） MOS管分為N溝道MOS管（NMOS）和P溝道MOS管（PMOS），它們的工作原理基本相同。P型半導(dǎo)體作為襯底，用B表示。用氧化工藝生成一層SiO2 薄膜絕緣層。用光刻工藝腐蝕出兩個孔。擴(kuò)散兩個高摻雜的N型區(qū)。從而形成兩個PN結(jié)。（綠色部分）從N型

6、區(qū)引出電極，一個是漏極D，一個是源極S。在源極和漏極之間的絕緣層上鍍一層金屬鋁作為柵極G。NMOS管的結(jié)構(gòu)和符號 1 vDS=0，vGS0 vGS0絕緣層產(chǎn)生電場， 將SiO2絕緣層下方的空穴推走，襯底的電子吸引到下方，形成導(dǎo)電溝道。反型層 產(chǎn)生有漏極電流ID。這說明vGS對ID的控制作用。MOS管的工作原理 2 vDS0，vGS0MOS管的基本開關(guān)電路NMOS當(dāng)vGSVGS(th)時導(dǎo)通當(dāng)vGSVGS(th)時截止VGS(th)開啟電壓（廠家告知）VIVO0V10V10V0VVCC=10V等效電路截止?fàn)顟B(tài) 導(dǎo)通狀態(tài)截止：當(dāng)vGS=0時，rds可達(dá)到106，內(nèi)阻很大，相當(dāng)于開路 導(dǎo)通：vGS增

7、加時，rds減小，內(nèi)阻約1千歐以內(nèi)，最小可達(dá)到10左右，且與柵源電壓有關(guān)，用導(dǎo)通電阻RON表示。 大量正離子導(dǎo)電溝道MOS管的四種類型增強(qiáng)型耗盡型設(shè)VCC = 5V，加到A,B的 VIH=3V， VIL=0V二極管導(dǎo)通時 VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為0 3.3.1二極管與門 3.3 二極管門電路設(shè)VCC = 5V，加到A,B的 VIH=3V， VIL=0V二極管導(dǎo)通時 VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY00001110111

8、1規(guī)定2.3V以上為10V以下為03.3.2二極管或門（1）高低電平偏移（只用于集成電路內(nèi)部的邏輯單元） 存在的問題既非高電平也非低電平故開關(guān)性能不理想（2）帶負(fù)載的能力差 CMOS門電路TTL門電路缺點(diǎn):功耗大、集成度低集成優(yōu)點(diǎn)：工作速度高、 驅(qū)動能力強(qiáng)優(yōu)點(diǎn):集成度高、功耗低缺點(diǎn):工作速度略低3.4 CMOS門電路集成度小規(guī)模集成電路(SSI）:10個以內(nèi)門電路 中規(guī)模集成電路(MSI)：10100個門電路大規(guī)模集成電路(LSI)：10010000個門電路超大規(guī)模集成電路(VLSI):10000個以上的門電路 CMOS電路（互補(bǔ)對稱MOS電路）：由N溝道和P溝道兩種MOSFET組成。從發(fā)展趨

9、勢看，由于工藝改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。下面介紹CMOS的非門（反相器）、與非門及或非門。3.4.1 CMOS反相器的電路結(jié)構(gòu)和工作原理 CMOS反相器的電路結(jié)構(gòu)漏極相連做輸出端PMOSNMOS柵極相連做輸入端（開啟電壓為負(fù)）（開啟電壓為正） CMOS反相器的工作原理1.當(dāng)vI=0V時，vGSN=0V，VTN截止，vGSP=VDD ，VTP導(dǎo)通，vOVDD，門電路輸出高電平；2.當(dāng)vI=VDD時，VGSN=VDD ，VTN導(dǎo)通，VGSP=0V，VTP截止，vO0V，門電路輸出低電平。電壓傳輸特性T1T2電流傳輸特性T1T2輸入端噪聲容限輸入為高電平的噪

10、聲容限和輸入為低電平的噪聲容限的求法：結(jié)論：CMOS電路的噪聲容限大小是和VDD有關(guān)。VDD越大，噪聲容限越大?？梢酝ㄟ^提高VDD來提高噪聲容限。3.4.2 CMOS 反相器的靜態(tài)輸入和輸出特性一、輸入特性sio2絕緣介質(zhì)極薄，易被擊穿，保護(hù)措施二、輸出特性3.4.3 CMOS反相器的動態(tài)特性一、傳輸延遲時間二、交流噪聲容限VNA:交流噪聲容限;tW:噪聲電壓的持續(xù)時間；由圖可見：噪聲電壓作用時間越短、電源電壓越高，則交流噪聲容限越大。由于負(fù)載電容和MOS管寄生電容的存在，輸入信號狀態(tài)變化時必須有足夠的變化幅度和作用時間才能使輸出改變狀態(tài)。三、動態(tài)功耗四、扇出扇出：以數(shù)字表示一個電路的輸出端能

11、夠驅(qū)動同類型負(fù)載電路輸入端的數(shù)目。負(fù)載電路越多，電容越大，切換電平后，可能來不及達(dá)到相應(yīng)的電平，故負(fù)載電路不能接太多，據(jù)此可得出此時的CMOS電路的扇出數(shù)。不僅取決于負(fù)載電容的大小，與驅(qū)動電路輸出的高低電平持續(xù)時間也有關(guān)。CMOS或非門 3.4.4 其他類型的CMOS門電路一、其他邏輯功能的CMOS門電路CMOS 與非門 電路結(jié)構(gòu)CMOS與非門00通通止止1ABVTP2VDDYVTP1VTN2VTN1輸入端A、B有一個為低電平，與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B全為高電平，兩個串聯(lián)的NMOS管導(dǎo)通，兩個并聯(lián)的PMOS管都截止，輸出為低電平。 邏輯關(guān)系0

12、0通通止止1CMOS 與非門的缺點(diǎn)CMOS或非門止止100通通ABVDDYVTN1VTN2VTP1VTP2 電路結(jié)構(gòu)A、B之一為高電平時，與其相連NMOS導(dǎo)通、PMOS截止，輸出低電平。 A、B全低時，輸出高電平。止止100通通 邏輯關(guān)系 緩沖器：在門電路的每個輸入端、輸出端各增設(shè)一級具有標(biāo)準(zhǔn)參數(shù)的反相器。同理，在原來與非門的基礎(chǔ)上增加緩沖器，可得或非門。形成低阻通路，過大的電流足以使導(dǎo)通的T5和T6燒毀，故普通門電路不允許輸出短接。二、漏極開路的門電路（OD門）OD輸出的與非門(a) 電路結(jié)構(gòu) (b)邏輯符號(a)輸出端無法提供高電平，故在使用時輸出端接上拉電阻，提供高電平。即使某個T6管導(dǎo)

13、通，低阻通路不會形成，管子不會被燒毀。只有兩側(cè)的輸出同時為高，輸出才為高；否則輸出為低；故為與運(yùn)算。外接上拉電阻RL的選取應(yīng)保證輸出高電平時，不低于輸出高電平的最小值UOHmin；輸出低電平時，不高于輸出低電平的最大值UOLmax。 n：OD并聯(lián)的個數(shù)；m：并聯(lián)負(fù)載門高電平輸入端個數(shù)，IOH：OD門輸出截止時的漏電流 IIH：負(fù)載門輸入端為高電平時的輸入漏電流。 當(dāng)所有OD門同時截至、輸出為高電平時，為保證輸出高電平不低于規(guī)定數(shù)值，有： IOLmax是導(dǎo)通OD門允許的最大灌電流；IIL為負(fù)載門每個輸入端低電平輸入電流；m為負(fù)載門低電平輸入端的個數(shù)。CMOS的m= m 。 為保證負(fù)載電流不超過輸

14、出MOS管允許的最大電流，RL不能太小，有：三、 CMOS傳輸門 傳輸信號的雙向開關(guān)電路結(jié)構(gòu)及邏輯符號CMOS雙向模擬開關(guān)的電路結(jié)構(gòu)和符號小結(jié)TG門：1、雙向傳輸；2、高阻狀態(tài)（控制端無效時）；3、可傳輸數(shù)字信號或模擬信號。四、三態(tài)輸出門反相器符號內(nèi)的三角形記號表示三態(tài)輸出結(jié)構(gòu)，此三態(tài)輸出門為低電平有效。此三態(tài)輸出門為高電平有效。結(jié)構(gòu)圖和邏輯符號此三態(tài)輸出門為低電平有效。常接在集成電路的輸出端，故也叫做輸出緩沖器?？刂聘鞣聪嗥鞯氖鼓芏溯喠鳛?，且任何時候只有一個為0，就可輪流收發(fā)數(shù)據(jù)，互不干擾。這種連接方式稱總線結(jié)構(gòu)。EN=0，設(shè)備向數(shù)據(jù)總線發(fā)送數(shù)據(jù)；EN=1，設(shè)備接受數(shù)據(jù)總線傳來的數(shù)據(jù)。3.

15、4.5 使用CMOS電路的注意事項(xiàng)絕緣層很薄，其耐壓約100V，極易擊穿。在CMOS電路的輸入端設(shè)置保護(hù)電路，但由于保護(hù)二極管和限流電阻的幾何尺寸有限，其所能承受的靜電電壓和脈沖功率是有一定限度的。所以在CMOS電路的使用中還要注意以下事項(xiàng)：一、輸入電路的靜電保護(hù)在存儲和運(yùn)輸CMOS器件時，不要使用易產(chǎn)生靜電的材料包裝，最好采用金屬屏蔽層作包裝材料或用導(dǎo)電橡膠將全部輸入腳短接。二、組裝調(diào)試電路時注意的問題在組裝調(diào)試電路時，烙鐵、測試儀表、工作臺面等應(yīng)良好接地。操作人員的服裝、手套等應(yīng)選用無靜電的材料制作。在通電狀態(tài)下不能拆裝器件或印刷板，器件插入或拔出插座之前，應(yīng)關(guān)閉電源。三、多余輸入端的處理

16、由于CMOS門的輸入阻抗極高，未用輸入端不能懸空。在實(shí)際應(yīng)用中，依據(jù)邏輯門的功能將閑置端接固定電位是經(jīng)常采用的有效方法。例如，將與門、與非門的多余輸入端接高電平，而將或門、或非門的多余輸入端接低電平。低速場合也可以將CMOS門電路的多余輸入端和使用的信號輸入端并接使用。3.4.6 CMOS電路產(chǎn)品系列和主要參數(shù) CMOS集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路中。標(biāo)準(zhǔn)化、系列化產(chǎn)品如下： 4000系列74HC 74HCT74AHC 74AHCT速度慢與TTL不兼容抗干擾功耗低74LVC 74ALVC速度加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗

17、低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低CMOS多余輸入端的處理多余輸入端不能懸空與門、與非門：多余輸入端接高電平或門、或非門：多余輸入端接低電平低速場合也可以將CMOS門電路的多余輸入端和使用的信號輸入端并接使用3.5 TTL門電路 數(shù)字集成電路可以分為兩大類。 一類為MOS(Metal Oxide Semiconductor)集成電路， 其有源器件采用金屬氧化物半導(dǎo)體場效應(yīng)管，主要講了CMOS類型。 另一類為雙極型晶體管集成電路，它主要是晶體管晶體管邏輯(TTL-Transistor Transistor Logic) 。3.5.1 TTL反相器的電路結(jié)構(gòu)和工作原理設(shè)v

18、I=3.4VVB1= VBC1 + VBE2+ VBE3 =(0.7+0.7+0.7)V=2.1V（箝位），T1的e結(jié)反偏，c結(jié)正偏，處于倒置工作狀態(tài)輸出VC3 =0.2V V0 =0.2VVC2= VCES2 + VB3 =(0.2+0.7)V=0.9V，則VB4= VC2 =0.9V作用于T4的e結(jié)和二極管的串聯(lián)支路的電壓為VC2 -VO =(0.9 - 0.2)V=0.7V，則T4及D均截止輸入為高電平，輸出為低電平 。一、電路結(jié)構(gòu)vI=0.2VVB1=(0.2+0.7)V=0.9V，T1的發(fā)射結(jié)導(dǎo)通。VB1作用于T1 的集電結(jié)、T2和T3的發(fā)射結(jié)支路上，T2，T3顯然截止，則 VC3（

19、V0）為高電平。Vcc通過Rc2 向T4提供基極電流使T4及D導(dǎo)通，則vo Vcc - VBE4- VD =(5-0.7-0.7)=3.6V輸入為低電平，輸出為高電平 。二、電壓傳輸特性電壓傳輸特性：截止段；線性段；轉(zhuǎn)折段和飽和段。三、輸入噪聲容限3.5.2 TTL反相器的靜態(tài)輸入特性和輸出特性一、輸入特性是指輸入電流與輸入電壓之間的關(guān)系曲線。二、輸出特性1、高電平輸出特性2、低電平輸出特性1）、扇入數(shù)：取決于輸入端的個數(shù)。 三輸入端的與非門 Ni =3 2）、扇出數(shù)：以TTL與非門帶同類門為例 負(fù)載電流從外電路流入與非門-灌電流負(fù)載 負(fù)載電流從與非門流向外電路-拉電流負(fù)載補(bǔ)充：TTL電路扇入

20、與扇出數(shù)的計算 （1）灌電流負(fù)載 負(fù)載門的個數(shù)增加，灌電流增大，使T3脫離飽和，輸出低電平升高。把允許灌入輸出端的電流定義為輸出低電平電流IOLNOL稱為輸出低電平時的扇出系數(shù)。 （2）拉電流負(fù)載 NOH稱為輸出高電平時的扇出系數(shù)。 拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。把允許拉出輸出端的電流定義為輸出高電平電流IOH。3.5.3 TTL反相器的動態(tài)特性一、傳輸延遲時間1.現(xiàn)象2.原因：結(jié)電容、分布電容（b）負(fù)脈沖噪聲容限（a）正脈沖噪聲容限二、交流噪聲容限三、電源的動態(tài)尖峰電流2.動態(tài)尖峰電流3.5.4 其他類型的TTL門電路一、其他邏輯功能的門電路1. 與非門 多發(fā)射極三極

21、管在功能上相當(dāng)于多個三極管的并聯(lián)運(yùn)用。每一個發(fā)射極能各自獨(dú)立地形成正偏置的發(fā)射結(jié)，并可使三極管進(jìn)入放大或飽和區(qū)。 采用多發(fā)射極管提高工作速度 2. 或非門:Y=(A+B)3.與或非門:Y=(AB+CD)4.異或門Y=AB+ABA B T4 T5 T6 T7 T8 T9 Y0 0 截止 截止 截止 導(dǎo)通 截止 導(dǎo)通 00 1 導(dǎo)通 截止 截止 截止 導(dǎo)通 截止 11 0 截止 導(dǎo)通 截止 截止 導(dǎo)通 截止 11 1 導(dǎo)通 導(dǎo)通 導(dǎo)通 截止 截止 導(dǎo)通 0A B Y0 0 00 1 11 0 11 1 0二、集電極開路的門電路（ OC門）G1的T4 到G2 的T5形成一條低阻通路，產(chǎn)生很大的電流燒

22、毀器件。1. OC門的結(jié)構(gòu)特點(diǎn)2. OC門實(shí)現(xiàn)的線與（1）實(shí)現(xiàn)線與 OC門主要有以下幾方面的應(yīng)用：（2）實(shí)現(xiàn)電平轉(zhuǎn)換（3）用做驅(qū)動器3. 外接負(fù)載電阻RL的計算RL的選取保證輸出高電平時，不低于輸出高電平的最小值UOHmin；輸出低電平時，不高于輸出低電平的最大值UOLmax。 當(dāng)所有OC門都為截止?fàn)顟B(tài)(輸出高電平)時，流過RL的電流如圖所示。OC門與OD門外接電阻的不同之處：OC門多個負(fù)載門輸入端并聯(lián)時，低電平輸入電流的數(shù)目等于負(fù)載門的個數(shù)。其他情況都等于輸入端的數(shù)目三、三態(tài)輸出門三態(tài)門的用途：計算機(jī)總線和數(shù)據(jù)傳輸。任何時刻只能有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)當(dāng)

23、EN=1時，門1工作，門2禁止，數(shù)據(jù)從左送到右；EN=0時，門1禁止，門2工作，數(shù)據(jù)從右送到左。 集成TTL門電路是通過特殊工藝方法將所有電路元件制造在一個很小的硅片上，其優(yōu)點(diǎn)是體積小、重量輕、功耗小、成本低、使用起來焊點(diǎn)少、可靠性提高。3.5.5 TTL集成電路的各種系列及使用常識 、74系列中速TTL器件。其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。、74H系列高速TTL系列。其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。、74S系列肖特基TTL系列，進(jìn)一步提高了速度。其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。 、74LS系列低功耗肖特基系列。其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74AS系列為先進(jìn)肖特基系列74ALS系列為先進(jìn)低功耗肖特基系列引線排列從左下角 開始,逆時針計算 缺口標(biāo)記17814絕大多數(shù)右下角GND絕大多數(shù)左上角Vcc 74LS00是在一個封裝內(nèi)有四個相同的與非門。其外形如圖所示。正視圖集成與非門74LS00常用TTL邏輯門電路名稱國際常用系列型號國產(chǎn)部標(biāo)型號說明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入