數(shù)字邏輯總復(fù)習(xí)7課件

1、數(shù)字邏輯總復(fù)習(xí)復(fù)習(xí)宗旨：基本理論、基本知識(shí)、基本分析方法、基本設(shè)計(jì)方法復(fù)習(xí)方法：1. 按照教材及課件，逐章整理知識(shí)點(diǎn)，形成知識(shí)點(diǎn)網(wǎng)絡(luò)；2. 以典型例題，帶動(dòng)復(fù)習(xí)，拾遺補(bǔ)缺。第一章 數(shù)制和碼制知識(shí)點(diǎn)1：十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換。十進(jìn)制二進(jìn)制整數(shù): 除2取余小數(shù)：乘2取整按位權(quán)展開求和八進(jìn)制小數(shù)點(diǎn)為界，3位一組用3位二進(jìn)制表示每個(gè)數(shù)字符號(hào)十六進(jìn)制？例1：完成下列數(shù)制轉(zhuǎn)換。(127.25)10 = ( )2 = ( )8 = ( )16整數(shù)小數(shù)：？基2乘1111111.01177.27F.4(88.375)10 = ( )21011000.011(1101)2小數(shù)點(diǎn)左移6位0.0

2、01101( 237 )8( )16借助二進(jìn)制( 010 011 111 )29F知識(shí)點(diǎn)2：真值、原碼、反碼、補(bǔ)碼X真值X原X補(bǔ)X反符號(hào)+，數(shù)值位不變0，1符號(hào)位不變，數(shù)值位不變（符號(hào)位為0）變反（符號(hào)位為1）符號(hào)位不變，數(shù)值位不變（符號(hào)位為0）變反加1（符號(hào)位為1）例2：已知真值 x = 1010，求字長(zhǎng)8位時(shí)，x原、x反、x補(bǔ)。x= 0001010 x原= 10001010 x反= 11110101x補(bǔ)= 11110110數(shù)值按位變反加1數(shù)值按位變反，加1例3:已知 Y反= 11001101則x原=10110010知識(shí)點(diǎn)3：BCD碼8421碼、余3碼、2421碼十進(jìn)制數(shù)字符號(hào)8421碼余3

3、碼2421碼0000000110000100010100000120010010100103001101100011401000111010050101100010116011010011100701111010110181000101111109100111001111加 3前5個(gè)不變，后5個(gè)加6前5減3，后5加3四位二進(jìn)制8421碼余3碼2421碼0000000001110010220011303010041401015201106301117410008510019610107101185110096110171110811119對(duì)應(yīng)的十進(jìn)制數(shù)字符號(hào)第二章 邏輯代數(shù)基礎(chǔ) 本章內(nèi)容龐雜，應(yīng)

4、在通讀的基礎(chǔ)上，進(jìn)行歸納總結(jié)。并由典型邏輯命題入手，整理知識(shí)點(diǎn)。知識(shí)點(diǎn)反演規(guī)則和對(duì)偶規(guī)則應(yīng)用要點(diǎn)：原函數(shù)不要變形； “大”非號(hào)不變，非號(hào)下按規(guī)則； 適當(dāng)添加括號(hào),以保證原有的運(yùn)算順序。例：已知 按規(guī)則求 邏輯問題的描述可用真值表、邏輯表達(dá)式、邏輯圖、卡諾圖和時(shí)序圖，它們各具特點(diǎn)又相互關(guān)聯(lián)。真值表一般式卡諾圖 標(biāo)準(zhǔn)式邏輯圖展開化簡(jiǎn)變換填圖化簡(jiǎn)變換知識(shí)點(diǎn)由下列表達(dá)式，你能想到什么？（8）根據(jù)五種最簡(jiǎn)表達(dá)式畫出對(duì)應(yīng)的邏輯圖（9）根據(jù)最簡(jiǎn)與或式，判斷有無邏輯險(xiǎn)象。 ABCD000111100011101111110111四角代數(shù)法判斷卡諾圖法判斷消除險(xiǎn)象：增加冗余項(xiàng)由下列表達(dá)式，你能想到什么？（10）

5、最大項(xiàng)表達(dá)式顯性給出使F=0的變量取值組合；隱性給出使F=1的變量取值組合。標(biāo)準(zhǔn)或與式填卡諾圖由下列表達(dá)式，你能想到什么？（11）反函數(shù)的最小項(xiàng)表達(dá)式（12）反函數(shù)的最大項(xiàng)表達(dá)式已知?jiǎng)t0，71,2,3,4,5,60，71,2,3,4,5,6例題：已知邏輯函數(shù) F(A,B,C,D)=m(3,5,6,7,13)+d(2,4,12,15) 求最簡(jiǎn)與或式和最簡(jiǎn)或與式。知識(shí)點(diǎn)：含有無關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn)。無關(guān)項(xiàng)使用原則：盡量使用；盡量不用。 ABCD0001111000dd01111111d10d1圈“1”圈“0”解：（1）由邏輯圖逐級(jí)寫出邏輯表達(dá)式。為了寫表達(dá)式方便，借助中間變量P。（2）化簡(jiǎn)與變換：（

6、3）由表達(dá)式列出真值表。（4）分析邏輯功能 ： 當(dāng)A、B、C三個(gè)變量不一致時(shí)，電路輸出為“1”，所以這個(gè)電路稱為“不一致電路”。知識(shí)點(diǎn)4：組合邏輯電路的設(shè)計(jì) 設(shè)計(jì)的一般過程： 1. 建立給定問題的邏輯描述 求邏輯表達(dá)式有兩種常用方法，即真值表法和分析法。2. 求出邏輯函數(shù)的最簡(jiǎn)表達(dá)式 為了使邏輯電路中包含的邏輯門最少且連線最少，要對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)，求出描述設(shè)計(jì)問題的最簡(jiǎn)表達(dá)式 。 3. 選擇邏輯門類型并將邏輯函數(shù)變換成相應(yīng)形式 根據(jù)簡(jiǎn)化后的邏輯表達(dá)式及問題的具體要求，選擇合適的邏輯門，并將邏輯表達(dá)式變換成與所選邏輯門對(duì)應(yīng)的形式。4. 畫出邏輯電路圖 根據(jù)實(shí)際問題的難易程度和設(shè)計(jì)者熟練程度，

7、有時(shí)可跳過其中的某些步驟。設(shè)計(jì)過程可視具體情況靈活掌握。練習(xí)1：用與非門設(shè)計(jì)一位數(shù)制范圍指示器，十進(jìn)制數(shù)用8421BCD碼表示，當(dāng)輸入大于5時(shí)，電路輸出為1，否則為0。 練習(xí)2：設(shè)計(jì)一個(gè)一位全加器，能將兩個(gè)一位二進(jìn)制數(shù)以及來自低位的“進(jìn)位”進(jìn)行相加，并產(chǎn)生“和”及“進(jìn)位”知識(shí)點(diǎn)5：競(jìng)爭(zhēng)和冒險(xiǎn)競(jìng)爭(zhēng)：由于延遲時(shí)間的影響，使得輸入信號(hào)經(jīng)過不同路徑到達(dá)輸出端的時(shí)間有先有后，這一現(xiàn)象稱為競(jìng)爭(zhēng)。險(xiǎn)象：由競(jìng)爭(zhēng)導(dǎo)至的錯(cuò)誤輸出信號(hào)。注意！組合電路中的險(xiǎn)象是一種瞬態(tài)現(xiàn)象，它表現(xiàn)為在輸出端產(chǎn)生不應(yīng)有的尖脈沖，暫時(shí)地破壞正常邏輯關(guān)系。一旦瞬態(tài)過程結(jié)束，即可恢復(fù)正常邏輯關(guān)系。.例：已知描述某組合電路的邏輯函數(shù)表達(dá)式為

8、試判斷該邏輯電路是否可能產(chǎn)生險(xiǎn)象。由卡諾圖可知，卡諾圈 1 和卡諾圈 2 之間存在相鄰最小項(xiàng)m5和m13，且m5和m13不被同一卡諾圈所包含，所以這兩個(gè)卡諾圈“相切”。這說明相應(yīng)電路可能產(chǎn)生險(xiǎn)象。所得結(jié)論可用代數(shù)法進(jìn)行驗(yàn)證，假定 B=D=1，C=0，代入函數(shù)表達(dá)式F之后可得，可見相應(yīng)電路可能由于A的變化而產(chǎn)生險(xiǎn)象。第四章 同步時(shí)序邏輯電路的分析與設(shè)計(jì)知識(shí)點(diǎn)1：掌握組合邏輯電路和時(shí)序邏輯電路的區(qū)別組合邏輯電路 電路在任何時(shí)刻所產(chǎn)生的輸出，僅取決于該時(shí)刻電路的輸入。時(shí)序邏輯電路 電路在任何時(shí)刻電路的狀態(tài)和輸出不但取決于該時(shí)刻電路的輸入，還與電路過去的狀態(tài)有關(guān)。知識(shí)點(diǎn)2：時(shí)序邏輯電路模型 1Meal

9、y型電路：若時(shí)序邏輯電路的輸出是電路輸入和電路狀態(tài)的函數(shù)，則稱為Mealy型時(shí)序邏輯電路。2Moore型電路：若時(shí)序邏輯電路的輸出僅僅是電路狀態(tài)的函數(shù)，則稱為Moore型時(shí)序邏輯電路。Mealy型組合時(shí)序時(shí)鐘復(fù)位輸入輸出激勵(lì)狀態(tài)輸出 = f (現(xiàn)態(tài)，輸入)激勵(lì) = f (現(xiàn)態(tài)，輸入)次態(tài) = f (激勵(lì)) = f (現(xiàn)態(tài)，輸入)狀態(tài)時(shí)鐘作用前，現(xiàn)態(tài)；時(shí)鐘作用后，次態(tài)；Moore型狀態(tài)圖A / 輸出輸入 輸入 B / 輸出Moore型狀態(tài)表 輸入X現(xiàn)態(tài)Q(t)01輸出ZABCDBCDADABC0001次態(tài)Q(t+1)知識(shí)點(diǎn)3：觸發(fā)器觸發(fā)器在時(shí)鐘信號(hào)的有效沿，完成狀態(tài)的改 變，其它時(shí)刻，輸入不影響

10、輸出。RS觸發(fā)器D觸發(fā)器JK觸發(fā)器QQ1SC1 1RRS = 0(約束條件)知識(shí)點(diǎn)4：時(shí)序波形圖畫波形圖要點(diǎn)：（1）畫時(shí)鐘，標(biāo)定有效沿；（2）畫輸入，有效沿保持穩(wěn)定；（3）分段畫出狀態(tài)波形；（4）最后畫輸出波形。所示各個(gè)觸發(fā)器的初態(tài)均為0，畫出在cp作用下各觸發(fā)器的輸出波形。J QCPK1Q1CPJKQ1D QCPQ2CPDQ2知識(shí)點(diǎn)5：基于D、JK觸發(fā)器的同步時(shí)序電路分析分析方法：（1）寫出觸發(fā)器輸入端的激勵(lì)函數(shù)表達(dá)式和電路的輸出函數(shù)表達(dá)式；（2）代入觸發(fā)器的特性方程，得到電路的狀態(tài)方程（組）；（3）填寫卡諾圖形式的狀態(tài) / 輸出表；（Mealy? Moore?）（4）畫狀態(tài)圖； （Meal

11、y? Moore?）（5）分析電路的功能；（6）根據(jù)給定輸入序列和電路初態(tài)，畫時(shí)序圖；應(yīng)根據(jù)題目的要求，靈活運(yùn)用！練習(xí)：分析圖示電路的邏輯功能（1）寫出激勵(lì)函數(shù)和輸出函數(shù)（2）寫出次態(tài)方程（4）列出轉(zhuǎn)移狀態(tài)表、畫出轉(zhuǎn)移圖。由狀態(tài)表畫出狀態(tài)圖由狀態(tài)圖知：在 6 個(gè)狀態(tài)之間循環(huán)往復(fù)輸出 Z 在每一循環(huán)結(jié)束時(shí)，輸出一次 1 。該電路為具有自啟動(dòng)功能的、模6計(jì)數(shù)器。5.電路的邏輯功能知識(shí)點(diǎn)6同步時(shí)序邏輯電路的設(shè)計(jì)方法：（1）Moore型？ Mealy型？（2）設(shè)定一個(gè)初態(tài)；（3）先畫出主序列；可重？不可重?。?）再畫出輔助序列；（5）建立原始狀態(tài)表。練習(xí)1：畫出101序列檢測(cè)器的原始狀態(tài)圖和狀態(tài)表。S

12、0S1S2S31/11/00/00/00/01/00/01/0現(xiàn)態(tài)次態(tài)/輸出x=0 x=1S0S1S2S3S0/0S2/0S0/0S2/0S1/0S1/0S3/1S1/0知識(shí)點(diǎn)7原始狀態(tài)表的化簡(jiǎn)（隱含表法）涉及的概念：等效對(duì)、等效類、最大等效類隱含表的構(gòu)成：梯形表，“缺頭少尾”化簡(jiǎn)過程：順序比較、關(guān)聯(lián)比較； 確定等效對(duì)； 根據(jù)等效的傳遞性，確定等效類； 確定最大等效類； 將每個(gè)最大等效類命名一個(gè)新狀態(tài)，形成最小狀態(tài)表。狀態(tài)等效的判定原則：（1）輸入相同時(shí)的輸出相同；（2）次態(tài)滿足下列條件之一：次態(tài)相同；次態(tài)交錯(cuò)或維持； 后繼狀態(tài)等效；次態(tài)循環(huán)。例： 化簡(jiǎn)給定原始狀態(tài)表。BEBCBEXXXXXX

13、等效對(duì)： （B，C），（D，E）令S1=A，S2=B，C，S3=D，E最大等效類：A，B，C，D，E49 相鄰分配法的狀態(tài)編碼原則如下： 次態(tài)相同，現(xiàn)態(tài)相鄰。(即在相同輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；) 同一現(xiàn)態(tài)，次態(tài)相鄰。(即在相鄰輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；) 輸出相同，現(xiàn)態(tài)相鄰。(即在每一種輸入取值下均具有相同輸出的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼。)知識(shí)點(diǎn)8狀態(tài)編碼50 解作出原始狀態(tài)圖和狀態(tài)表 假定采用Moore型電路實(shí)現(xiàn)給定功能，并設(shè)初始狀態(tài)為A，可 作出原始狀態(tài)圖和原始狀態(tài)表如下。用J-K觸發(fā)器作為存儲(chǔ)元件，設(shè)計(jì)一個(gè)“101

14、”序列檢測(cè)器。該電路從輸入x接收隨機(jī)輸入信號(hào)，當(dāng)出現(xiàn)“101”序列時(shí)，在輸出Z產(chǎn) 生一個(gè)1信號(hào)。典型輸入、輸出序列如下： 輸入x：001010110100 輸出Z：000010100100（允許重疊）狀態(tài)化簡(jiǎn) 根據(jù)化簡(jiǎn)法則可知，所得狀態(tài)表已為最小化狀態(tài)表。狀態(tài)編碼 最小化狀態(tài)表中共有4個(gè)狀態(tài)，需用2位二進(jìn)制代碼表示。設(shè)狀態(tài)變量為y2、y1，根據(jù)相鄰法的編碼原則，可采用如下卡諾圖所示的編碼方案。相應(yīng)的二進(jìn)制狀態(tài)表如下表所示。確定激勵(lì)函數(shù)和輸出函數(shù) 根據(jù)二進(jìn)制狀態(tài)表和J-K觸發(fā)器的激勵(lì)表，可列出激勵(lì)函數(shù)和輸出函數(shù)真值表如下表所示。QQ(n+1)J K0 0 01 10 11 0 d 1 d d 1 d 053 用卡諾圖對(duì)激勵(lì)函數(shù)和輸出函數(shù)化簡(jiǎn)后，可得到其最簡(jiǎn)表達(dá)式如下：畫邏輯電路圖 根據(jù)輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式，可畫出“101”序 列檢測(cè)器的邏輯電路圖如右圖所示。第五章 異步時(shí)序邏輯電路的分析