數(shù)字集成電路(中文)電路設(shè)計題_第1頁
數(shù)字集成電路(中文)電路設(shè)計題_第2頁
數(shù)字集成電路(中文)電路設(shè)計題_第3頁
數(shù)字集成電路(中文)電路設(shè)計題_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、在MOS晶體管級設(shè)計完成功能為FA|(BCDIBE)的CMOS靜態(tài)邏輯門、為了使設(shè)計出的電路具有最小延時提出個MOS晶體管的尺寸比例。分析下圖電路功能，并指出其優(yōu)缺點和可能存在的問題。圖1版圖分析題：N阱a圖2參照圖2，寫出版圖對應(yīng)的邏輯表達(dá)式;圖 畫出晶體管級電路圖；描述此類電路的特點和主要應(yīng)用場合。版圖分析題：圖3參照圖3，寫出版圖對應(yīng)的邏輯表達(dá)式畫出晶體管級電路圖版圖分析題：12圖 參照圖4，(a)寫出版圖對應(yīng)的邏輯表達(dá)式(b)畫出晶體管級電路圖邏輯設(shè)計題：請分別采用標(biāo)準(zhǔn)CMOS設(shè)計方法、鏡像電路設(shè)計方法、基于傳輸門的方法設(shè)計一個兩輸入的XOR電路。分析圖5電路工作原理，說明該電路完成什

2、么功能。分析該電路的建立時間、保持時間、以及clk_q的時間。圖5設(shè)計兩輸入CMOS同或門，要求畫出其晶體管電路圖。分析圖6，i和2為兩相時鐘，且1超前2，分析下面電路工作過程，并說明功能。21NMOS電路設(shè)計題：用CMOS傳輸門和反向器設(shè)計一個上升沿觸發(fā)的D觸發(fā)器。11.使用互補CMOS電路實現(xiàn)邏輯表達(dá)式F=A(B+C+D)(B+E)+G，當(dāng)反相器的NMOSW/L=2,PMOSW/L=4時輸出電阻相同，根據(jù)這個確定該網(wǎng)絡(luò)中各個器件尺寸。12.分析下面電路，分析其工作原理，并給出該電路實現(xiàn)的邏輯功能。(給出分析過程)On13考慮圖3，下面的CMOS晶體管網(wǎng)絡(luò)實現(xiàn)什么邏輯功能？反相器的NMOSW/L=2,PMOSW/L=4時輸出電阻相同，根據(jù)這個確定該網(wǎng)絡(luò)中各個器件尺寸。最初的輸入模式是什么，必須采用哪一種輸入

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論