基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)(打印)_第1頁
基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)(打印)_第2頁
基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)(打印)_第3頁
基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)(打印)_第4頁
基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)(打印)_第5頁
已閱讀5頁,還剩59頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、哈爾濱理工大學(xué)工學(xué)碩士學(xué)位論文- PAGE II -工學(xué)碩士學(xué)位論文基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)蔡兆暉哈爾濱理工大學(xué)2012年3月國內(nèi)圖書分類號:TP2工學(xué)碩士學(xué)位論文基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)碩 士 研究生:蔡兆暉導(dǎo) 師:徐 靂申請學(xué)位級別:工學(xué)碩士學(xué) 科、專 業(yè):車輛工程所 在 單 位:機(jī)械動(dòng)力工程學(xué)院答 辯 日 期:2012年3月授予學(xué)位單位:哈爾濱理工大學(xué)Classified Index:TP2Dissertation for the Master Degree in EngineeringResearch and Implementation t

2、he Control System of Pneumatic Parallel Manipulator Base on FPGACandidate: Cai ZhaohuiSupervisor: Xu LiAcademic Degree Applied for: Master of EngineeringSpeciality: Vehicle EngineeringDate of Oral Examination: March, 2012University: Harbin University of Science and Technology哈爾濱理工大學(xué)碩士學(xué)位論文原創(chuàng)性聲明本人鄭重聲明

3、:此處所提交的碩士學(xué)位論文基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn),是本人在導(dǎo)師指導(dǎo)下,在哈爾濱理工大學(xué)攻讀碩士學(xué)位期間獨(dú)立進(jìn)行研究工作所取得的成果。據(jù)本人所知,論文中除已注明部分外不包含他人已發(fā)表或撰寫過的研究成果。對本文研究工作做出貢獻(xiàn)的個(gè)人和集體,均已在文中以明確方式注明。本聲明的法律結(jié)果將完全由本人承擔(dān)。 作者簽名: 日期: 年 月 日哈爾濱理工大學(xué)碩士學(xué)位論文使用授權(quán)書基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)系本人在哈爾濱理工大學(xué)攻讀碩士學(xué)位期間在導(dǎo)師指導(dǎo)下完成的碩士學(xué)位論文。論文的研究成果歸哈爾濱理工大學(xué)所有,本論文研究內(nèi)容不得以其它單位的名義發(fā)表。本人完全了解哈爾濱理

4、工大學(xué)關(guān)于保存、使用學(xué)位論文的規(guī)定,同意學(xué)校保留并向有關(guān)部門提交論文和電子版本,允許論文被查閱和借閱。授權(quán)哈爾濱理工大學(xué)可以采用影印、縮印或其他復(fù)制手段保存論文,可以公布論文的全部或部分內(nèi)容。本學(xué)位論文屬于 保密 在 年解密后適用授權(quán)書。 不保密 。(請?jiān)谝陨舷鄳?yīng)方框內(nèi)打)作者簽名: 日期: 年 月 日導(dǎo)師簽名: 日期: 年 月 日哈爾濱理工大學(xué)工學(xué)碩士學(xué)位論文- PAGE III -基于FPGA的氣動(dòng)并聯(lián)機(jī)構(gòu)控制系統(tǒng)的研究和實(shí)現(xiàn)摘 要六自由度并聯(lián)機(jī)構(gòu)的特點(diǎn)是剛度大、精度高、承載力大,因此六自由度并聯(lián)機(jī)構(gòu)在力覺再現(xiàn)設(shè)備,車輛及飛行器的硬件在環(huán)模擬和測試設(shè)備上具有廣泛的應(yīng)用。與傳統(tǒng)的串聯(lián)機(jī)構(gòu)相比

5、,并聯(lián)機(jī)構(gòu)具有結(jié)構(gòu)復(fù)雜、運(yùn)動(dòng)空間小、位置逆解難,驅(qū)動(dòng)控制電路復(fù)雜、運(yùn)動(dòng)控制算法開發(fā)難度高等特點(diǎn)。因此控制電路作為其開發(fā)的中間環(huán)節(jié)尤為重要。首先,本文分析了采用不同執(zhí)行器件的六自由度運(yùn)動(dòng)平臺的優(yōu)缺點(diǎn),闡述了氣動(dòng)并聯(lián)機(jī)構(gòu)平臺的研究意義,綜述了氣動(dòng)伺服的國內(nèi)外研究現(xiàn)狀,并介紹了本課題主要的研究內(nèi)容。其次,本文闡述了基于現(xiàn)場可編程門陣列(FPGA)氣動(dòng)伺服的工作原理和組成結(jié)構(gòu),并對氣動(dòng)系統(tǒng)的執(zhí)行器、電磁閥進(jìn)行了選型。介紹了FPGA的架構(gòu)及發(fā)展應(yīng)用,詳細(xì)描述了FPGA的軟硬件開發(fā)流程。再次,介紹了氣動(dòng)控制系統(tǒng)硬件的總體設(shè)計(jì),研究了磁阻位移傳感器的測量機(jī)理及信號采集。闡述高速開關(guān)電磁閥在氣動(dòng)系統(tǒng)的應(yīng)用,對

6、開關(guān)電磁閥的靜態(tài)特性及動(dòng)態(tài)特性進(jìn)行了分析,進(jìn)而設(shè)計(jì)開關(guān)閥的功率驅(qū)動(dòng)電路。對氣動(dòng)控制電路的其他外圍電路設(shè)計(jì)進(jìn)行簡要介紹。接著,在確定板級系統(tǒng)設(shè)計(jì)方案上,采用FPGA開發(fā)軟件Quartus II對器件進(jìn)行邏輯設(shè)計(jì)。分析細(xì)分辯向原理并進(jìn)行邏輯功能的實(shí)現(xiàn)。介紹了PWM信號產(chǎn)生機(jī)理及電路結(jié)構(gòu),并設(shè)計(jì)適合FPGA實(shí)現(xiàn)的PWM模塊。對于氣動(dòng)伺服控制,開發(fā)基于FPGA的定點(diǎn)增量式PID控制模塊。對上述邏輯電路逐一進(jìn)行仿真及功能驗(yàn)證,最終確定邏輯結(jié)構(gòu)的總體方案。關(guān)鍵詞 氣動(dòng)伺服;現(xiàn)場可編程門陣列;四倍頻;脈寬調(diào)制;增量式PIDResearch and Implementation the Control Sys

7、tem of Pneumatic Parallel Manipulator Base on FPGAAbstractThe characteristics of the 6 DOF parallel manipulator are that high stiffness, high precision and large carrying capacity, as a result, the the 6 DOF parallel manipulator are widely applied in force rendering devices, vehicle and aircraft Har

8、dware-In-the-Loop simulation and test devices. Compared with ordinary serical manipulator, there are characteristics of complicated structure, small motion space, inverse positional problem, complicated controlling and driving circuit and difficulty in motion control algorithm development. The contr

9、ol circuit is particularly important as the development of intermediate links.First, the implementation of the 6 DOF parallel manipulator in different actuator are analyzed in the paper, and the significance of researching the pneumatic is explained. And then the research status at home and abroad i

10、s summarized, and the main work of this article is also introduced.Second, This paper describes the structure and working principle of the Field Programmable Gate Array (FPGA) base pneumatic servo, and the selection of pneumatic actuator, solenoid valve. The development, application and architecture

11、 of FPGA are introduced in the paper. A detailed description of the FPGA hardware and software development process is given.Third, Introduce the overall hardware design of the pneumatic control system. Study on measurement mechanism and signal acquisition of magnetoresistive displacement senor. The

12、application of high-speed switching solenoid valve in the pneumatic system is also elaborated. By analyzing and researching the dynamic and the static of solenoid valve, power driving circuit of switching solenoid valve is designed. Then have a brief introduction to the other peripheral circuit of t

13、he pneumatic control system.Lastly, on the basis of board-level system design, using FPGA developing software Quartus II for logic design. Analyzing the principle of Fourfold-Frequency Direction-Judgment, then the implementation of its logical function. Introduce PWM signal generation mechanism and

14、circuit structure, then the PWM module fit for FPGA implementation is designed.Developing a fixed-point incremental PID control module for pneumatic servo control base on FPGA. finally, through the simulation and functional verification of logic design above, And the optimal overall logic structure

15、were summarized.Keywords pneumatic servo, field programmable gate array, fourfold frequency, pulse width modulation, incremental PID目 錄 TOC o 1-3 h z u HYPERLINK l _Toc319564236 摘 要 PAGEREF _Toc319564236 h I HYPERLINK l _Toc319564237 Abstract PAGEREF _Toc319564237 h II HYPERLINK l _Toc319564238 第1章

16、緒論 PAGEREF _Toc319564238 h 1 HYPERLINK l _Toc319564239 1.1 課題研究的目的和意義 PAGEREF _Toc319564239 h 1 HYPERLINK l _Toc319564240 1.2 氣動(dòng)控制的國內(nèi)外發(fā)展與應(yīng)用情況 PAGEREF _Toc319564240 h 2 HYPERLINK l _Toc319564241 1.3 課題的主要研究內(nèi)容 PAGEREF _Toc319564241 h 3 HYPERLINK l _Toc319564242 第2章 基于FPGA氣動(dòng)伺服的研究 PAGEREF _Toc319564242

17、h 5 HYPERLINK l _Toc319564243 2.1氣動(dòng)伺服的組成及原理 PAGEREF _Toc319564243 h 5 HYPERLINK l _Toc319564244 2.1.1 氣動(dòng)伺服工作原理 PAGEREF _Toc319564244 h 5 HYPERLINK l _Toc319564245 2.1.2 氣動(dòng)元器件選型 PAGEREF _Toc319564245 h 6 HYPERLINK l _Toc319564246 2.2 FPGA的架構(gòu)及其優(yōu)點(diǎn) PAGEREF _Toc319564246 h 7 HYPERLINK l _Toc319564247 2.2

18、.1 可編程邏輯器件的發(fā)展及應(yīng)用 PAGEREF _Toc319564247 h 7 HYPERLINK l _Toc319564248 2.2.2 FPGA的內(nèi)部架構(gòu) PAGEREF _Toc319564248 h 8 HYPERLINK l _Toc319564249 2.2.3 FPGA系統(tǒng)設(shè)計(jì)流程 PAGEREF _Toc319564249 h 10 HYPERLINK l _Toc319564250 2.3 本章小結(jié) PAGEREF _Toc319564250 h 12 HYPERLINK l _Toc319564251 第3章 氣動(dòng)控制系統(tǒng)總體設(shè)計(jì) PAGEREF _Toc3195

19、64251 h 13 HYPERLINK l _Toc319564252 3.1 位移傳感器信號采集 PAGEREF _Toc319564252 h 13 HYPERLINK l _Toc319564253 3.1.1 磁阻效應(yīng)原理 PAGEREF _Toc319564253 h 14 HYPERLINK l _Toc319564254 3.1.2 位移傳感器工作原理 PAGEREF _Toc319564254 h 15 HYPERLINK l _Toc319564255 3.1.3 位移傳感器信號采集接口 PAGEREF _Toc319564255 h 16 HYPERLINK l _Toc

20、319564256 3.2 高速開關(guān)電磁閥驅(qū)動(dòng) PAGEREF _Toc319564256 h 17 HYPERLINK l _Toc319564257 3.2.1 氣動(dòng)高速開關(guān)閥的工作原理 PAGEREF _Toc319564257 h 17 HYPERLINK l _Toc319564258 3.2.2 氣動(dòng)高速開關(guān)閥的動(dòng)態(tài)特性及靜態(tài)特性 PAGEREF _Toc319564258 h 19 HYPERLINK l _Toc319564259 3.2.3 高速開關(guān)閥驅(qū)動(dòng)電路設(shè)計(jì) PAGEREF _Toc319564259 h 22 HYPERLINK l _Toc319564260 3.3

21、 通訊電路設(shè)計(jì) PAGEREF _Toc319564260 h 23 HYPERLINK l _Toc319564261 3.4 本章小結(jié) PAGEREF _Toc319564261 h 25 HYPERLINK l _Toc319564262 第4章 FPGA數(shù)字邏輯設(shè)計(jì) PAGEREF _Toc319564262 h 26 HYPERLINK l _Toc319564263 4.1位移信號傳感器的細(xì)分辨向 PAGEREF _Toc319564263 h 26 HYPERLINK l _Toc319564264 4.1.1 細(xì)分辨向原理 PAGEREF _Toc319564264 h 26

22、HYPERLINK l _Toc319564265 4.1.2 高速時(shí)鐘分頻 PAGEREF _Toc319564265 h 27 HYPERLINK l _Toc319564266 4.1.3 細(xì)分辯向的邏輯電路實(shí)現(xiàn)及仿真 PAGEREF _Toc319564266 h 29 HYPERLINK l _Toc319564267 4.2 PWM信號發(fā)生模塊設(shè)計(jì) PAGEREF _Toc319564267 h 33 HYPERLINK l _Toc319564268 4.2.1 PWM的介紹 PAGEREF _Toc319564268 h 33 HYPERLINK l _Toc319564269

23、 4.2.2 PWM的產(chǎn)生原理及形式 PAGEREF _Toc319564269 h 35 HYPERLINK l _Toc319564270 4.2.3 PWM模塊邏輯結(jié)構(gòu)設(shè)計(jì) PAGEREF _Toc319564270 h 38 HYPERLINK l _Toc319564271 4.3 采用邏輯互聯(lián)實(shí)現(xiàn)的增量式PID控制電路 PAGEREF _Toc319564271 h 39 HYPERLINK l _Toc319564272 4.3.1 增量式PID控制原理 PAGEREF _Toc319564272 h 39 HYPERLINK l _Toc319564273 4.3.2 PID控

24、制模塊設(shè)計(jì)與仿真 PAGEREF _Toc319564273 h 42 HYPERLINK l _Toc319564274 4.4 本章小結(jié) PAGEREF _Toc319564274 h 43 HYPERLINK l _Toc319564275 結(jié)論 PAGEREF _Toc319564275 h 45 HYPERLINK l _Toc319564276 參考文獻(xiàn) PAGEREF _Toc319564276 h 46 HYPERLINK l _Toc319564277 攻讀碩士學(xué)位期間發(fā)表的學(xué)術(shù)論文 PAGEREF _Toc319564277 h 49 HYPERLINK l _Toc319

25、564278 致謝 PAGEREF _Toc319564278 h 50哈爾濱理工大學(xué)工學(xué)碩士學(xué)位論文- PAGE 12-第1章 緒論1.1 課題研究的目的和意義1965年D.Stewart首次在一篇發(fā)表的論文中提到了六自由度并聯(lián)機(jī)構(gòu)運(yùn)動(dòng)平臺,因此這種由上下平臺、鉸鏈關(guān)節(jié)及六根直線伸縮的驅(qū)動(dòng)桿組成的機(jī)構(gòu)也稱為Stewart平臺。并聯(lián)機(jī)構(gòu)與串聯(lián)結(jié)構(gòu)相比,其承載能力大,定位精度高,系統(tǒng)剛度高以及結(jié)構(gòu)簡單等優(yōu)點(diǎn)1。不過也存在工作空間局限,容易發(fā)生結(jié)構(gòu)奇異干涉,位置正解難以及高精度鉸鏈設(shè)計(jì)制造難等缺點(diǎn)。目前對并聯(lián)結(jié)構(gòu)的結(jié)構(gòu)學(xué)、運(yùn)動(dòng)學(xué)及動(dòng)力學(xué)等研究仍在繼續(xù)。六自由度并聯(lián)機(jī)構(gòu)由于其應(yīng)用的領(lǐng)域不同,有著不同

26、的執(zhí)行器驅(qū)動(dòng)方式,目前主要有電機(jī)驅(qū)動(dòng)滾珠絲杠(電缸)傳動(dòng)方式,閥控液壓缸及電液混合執(zhí)行器驅(qū)動(dòng)方式,壓電晶體執(zhí)行器驅(qū)動(dòng)方式,氣缸及氣動(dòng)人工肌肉驅(qū)動(dòng)方式以及電機(jī)驅(qū)動(dòng)滑輪鋼索方式2。電機(jī)驅(qū)動(dòng)滾珠絲杠方式具有運(yùn)動(dòng)響應(yīng)快,精度高,噪音低,對工作環(huán)境適應(yīng)性高等優(yōu)點(diǎn),但其系統(tǒng)的承載能力較弱,適用于并聯(lián)機(jī)器人,并聯(lián)機(jī)床等要求定位精度高,速度響應(yīng)快,承載質(zhì)量小的場合。目前采用電缸這種伺服電機(jī)和滾珠絲杠一體化封裝的模塊化設(shè)計(jì),使得電機(jī)驅(qū)動(dòng)滾珠絲杠這類并聯(lián)機(jī)構(gòu)平臺更加緊湊,具有定位精度高,結(jié)構(gòu)簡單等優(yōu)點(diǎn)。閥控液壓驅(qū)動(dòng)及電液混合執(zhí)行器具有剛度大,承載能力大,響應(yīng)速度快,功率-重量比大等優(yōu)點(diǎn)。其中閥控液壓缸采用電力驅(qū)動(dòng)

27、液壓閥進(jìn)而控制流入液壓缸流體的流量的方式,液壓元件加工精度要求比較高,維護(hù)性較差等缺點(diǎn);電液混合執(zhí)行器則采用伺服電機(jī)直接驅(qū)動(dòng)液壓缸的方式,又稱無閥電液伺服系統(tǒng),其結(jié)構(gòu)更加簡單,體積更小,易于維護(hù)等優(yōu)點(diǎn)。壓電晶體執(zhí)行器對電壓動(dòng)態(tài)響應(yīng)特性快,控制精度高3。由于壓電晶體靠施加在晶體表面的電壓從而產(chǎn)生形變,所以運(yùn)動(dòng)位移極小。由于壓力作用在晶體上可以產(chǎn)生電壓,實(shí)際應(yīng)用中壓電晶體更適合在并聯(lián)機(jī)構(gòu)做壓力傳感器來使用,從而制造出一種微型的六自由度運(yùn)動(dòng)傳感器。電機(jī)驅(qū)動(dòng)滑輪鋼索其運(yùn)動(dòng)空間最大,不過定位精度不高,適合承載一些巨型機(jī)構(gòu),比如射電望遠(yuǎn)鏡等等。氣缸及氣動(dòng)人工肌肉作為執(zhí)行器具有結(jié)構(gòu)簡單,響應(yīng)快,柔性好等優(yōu)點(diǎn)

28、,使用氣源清潔,適用于工業(yè)制造,觸診傳感力學(xué)再現(xiàn)設(shè)備等領(lǐng)域。由于氣體的可壓縮性,其定位精度相比液壓缸和電缸低4。由于氣動(dòng)伺服系統(tǒng)成本相對低廉、能耗低,在很多領(lǐng)域,特別是綠色制造領(lǐng)域上越來越受歡迎。因此設(shè)計(jì)價(jià)格低廉、定位精度更加接近理論局限的氣動(dòng)伺服系統(tǒng),能某些應(yīng)用領(lǐng)域上替代昂貴的液壓伺服及電機(jī)伺服,可以大大的降低生產(chǎn)成本,提高生產(chǎn)力。目前對于氣動(dòng)并聯(lián)機(jī)構(gòu)的控制多采用獨(dú)立的氣缸及位移傳感器,采用數(shù)據(jù)采集卡結(jié)合工控機(jī)進(jìn)行控制,由于需要6個(gè)通道的傳感器采集接口以及12通道的電磁閥驅(qū)動(dòng)接口,工控電腦既要對每個(gè)氣缸根據(jù)傳感器信號進(jìn)行獨(dú)立的反饋控制,又要對6個(gè)氣缸的整體運(yùn)動(dòng)算法進(jìn)行控制。因此采用上訴方案需

29、要的硬件資源較大,價(jià)格昂貴,開發(fā)難度高。采用嵌入式實(shí)時(shí)控制技術(shù),將六個(gè)分支氣缸進(jìn)行獨(dú)立的反饋控制,運(yùn)用通訊總線與上位機(jī)進(jìn)行運(yùn)動(dòng)算法控制與氣缸運(yùn)動(dòng)參數(shù)的采集。該方案不僅大量節(jié)省數(shù)據(jù)采集卡的開銷,而且可以分為硬件層、控制層、算法層等層次開發(fā)。目前嵌入式實(shí)時(shí)控制平臺主要有16/32位MCU、DSP、FPGA等。采用MCU和DSP架構(gòu)對氣缸的反饋控制5,需要一個(gè)單獨(dú)內(nèi)核來實(shí)現(xiàn)其算法程序才能保證其實(shí)時(shí)性的要求,因此對于并聯(lián)機(jī)構(gòu)的控制,采用MCU、DSP架構(gòu)則需要一定數(shù)量的控制板。采用FPGA,運(yùn)用IP核復(fù)用技術(shù)以及硬件描述語言,可以將氣缸控制算法和信號采集處理算法用硬件實(shí)現(xiàn),相比軟件算法實(shí)現(xiàn)方式,對CP

30、U要求只是任務(wù)調(diào)度和通訊協(xié)議的支持,控制算法使用并行實(shí)現(xiàn)的方式,將六個(gè)氣缸的控制模塊集中在一塊FPGA芯片上,既降低了成本,同時(shí)減少了控制系統(tǒng)硬件電路的復(fù)雜性。1.2 氣動(dòng)控制的國內(nèi)外發(fā)展與應(yīng)用情況長久以來對于氣缸位移以及力的精確控制多采用氣動(dòng)比例閥和氣動(dòng)伺服閥,由于其高昂的器件價(jià)格極大的限制了氣動(dòng)伺服控制的廣泛應(yīng)用。而早期的開關(guān)閥主要應(yīng)用于一些氣動(dòng)開關(guān)控制領(lǐng)域中,應(yīng)用十分局限。隨著電子信息技術(shù)的不斷發(fā)展,數(shù)字信號處理技術(shù)使得模擬器件能夠采用數(shù)字控制的方式,因此開關(guān)閥這種離散控制方式逐漸被引進(jìn)氣動(dòng)控制系統(tǒng)中取代比例閥和伺服閥。20世紀(jì)六十年代,Burrows與Goldstein等第一次驗(yàn)證開關(guān)

31、電磁閥的比例控制特性,并實(shí)現(xiàn)了氣缸的位置、力及速度的伺服控制。此后大量研究者采用高速開關(guān)電磁閥替代比例閥和伺服閥進(jìn)行氣動(dòng)控制6。如Noritsugu、Morito、Kunt和Ahn等學(xué)者采用了不同的控制算法,通過高速開關(guān)閥對氣缸實(shí)現(xiàn)精確控制。哈爾濱工業(yè)大學(xué)的孟憲超、包鋼等學(xué)者通過修正差動(dòng)脈寬調(diào)制技術(shù),采用模糊+PI控制算法,大大提高了氣動(dòng)伺服系統(tǒng)的動(dòng)態(tài)響應(yīng)特性和精度和系統(tǒng)的穩(wěn)定性7。浙江工業(yè)大學(xué)的楊慶華采用FPGA作為實(shí)現(xiàn)平臺設(shè)計(jì)了氣動(dòng)柔性手指的神經(jīng)網(wǎng)絡(luò)控制器8;上海理工大學(xué)的葉林華采用日本SMC公司CE1系列行程可讀氣缸構(gòu)建氣動(dòng)伺服系統(tǒng),運(yùn)用模糊+PID控制算法,采用PWM氣壓控制的方式對氣

32、動(dòng)系統(tǒng)的跟蹤階躍,方波和正弦等激勵(lì)信號進(jìn)行研究,取得了關(guān)鍵數(shù)據(jù)9。日本則次俊郎首次將PCM控制方法引入氣動(dòng)伺服系統(tǒng),成功采用PCM技術(shù)對3-DOF機(jī)器人進(jìn)行驅(qū)動(dòng)控制,得到0.25mm的定位精度;則次俊郎同時(shí)也是PWM開關(guān)伺服控制的提出者,他成功地將該技術(shù)應(yīng)用于氣動(dòng)輸送機(jī)的控制,得到了0.06mm的定位精度。王宣銀博士則首次提出可變增益的PCM控制,采用自校正、自學(xué)習(xí)的算法,獲得了0.18mm的定位精度10。由于高速開關(guān)閥體積小,響應(yīng)頻率高,低能耗低價(jià)格等優(yōu)點(diǎn)使得氣動(dòng)伺服越來越被工業(yè)自動(dòng)化、生物醫(yī)療、食品紡織等行業(yè)廣泛應(yīng)用11。目前隨著氣缸、氣爪及氣動(dòng)人工肌肉等氣動(dòng)執(zhí)行器的的廣泛應(yīng)用。氣動(dòng)電磁閥

33、逐漸使用高速開關(guān)閥替代伺服閥、比例閥,驅(qū)動(dòng)方式則采用PWM/PCM方式。氣動(dòng)控制正朝著高精度,低成本,低功耗的方向發(fā)展12。1.3 課題的主要研究內(nèi)容氣動(dòng)并聯(lián)機(jī)構(gòu)其研究主要集中在并聯(lián)機(jī)構(gòu)運(yùn)動(dòng)學(xué)和動(dòng)力學(xué)的數(shù)學(xué)理論研究,機(jī)械結(jié)構(gòu)設(shè)計(jì)及優(yōu)化、驅(qū)動(dòng)系統(tǒng)的設(shè)計(jì)及運(yùn)動(dòng)算法的開發(fā)。其研究范圍廣泛,理論深度高。對于六自由度并聯(lián)機(jī)構(gòu)的驅(qū)動(dòng)控制來說,每個(gè)分支的控制方式驅(qū)動(dòng)電路基本一致。因此本文研究主要集中在單個(gè)分支氣動(dòng)伺服的研究和實(shí)現(xiàn)??煞譃閮蓚€(gè)部分,一部分為板級硬件電路設(shè)計(jì);另一部分則為FPGA的硬件邏輯設(shè)計(jì)。對于板級硬件電路設(shè)計(jì),主要研究傳感器信號的接口電路,電磁閥的驅(qū)動(dòng)電路及與上位機(jī)通信總線接口。采用PRO

34、TEL對其進(jìn)行原理圖的設(shè)計(jì)和PCB圖的繪制。詳細(xì)分析了氣缸傳感器及電磁閥的電氣性能參數(shù)。對驅(qū)動(dòng)芯片,隔離芯片及串行總線芯片進(jìn)行了選型。對于FPGA的邏輯設(shè)計(jì),首先了解FPGA的內(nèi)部架構(gòu)及軟硬件設(shè)計(jì)流程,采用自頂向下(Top to Down)的開發(fā)方法,如圖1-1所示,劃分氣動(dòng)控制單元組成為傳感器信號調(diào)理、開關(guān)閥PWM驅(qū)動(dòng)、增量式PID控制等功能模塊及相應(yīng)的子模塊,并采用Altera公司Quartus II EDA軟件平臺進(jìn)行邏輯設(shè)計(jì)和驗(yàn)證。圖1-1 氣動(dòng)控制單元自頂向下設(shè)計(jì)結(jié)構(gòu)Fig.1-1 Top-down design of pneumatic control unit對于FPGA片內(nèi)邏輯

35、設(shè)計(jì)主要研究內(nèi)容有:1.研究高速開關(guān)電磁閥的驅(qū)動(dòng)機(jī)理及PWM的產(chǎn)生方式。通過FPGA的可擴(kuò)展性和靈活定制性設(shè)計(jì)PWM信號產(chǎn)生模塊用于驅(qū)動(dòng)高速開關(guān)電磁閥,進(jìn)而控制氣缸的位移、速度及加速度。并采用Verilog HDL語言和Block圖設(shè)計(jì)相結(jié)合等方式設(shè)計(jì)并仿真單路PWM驅(qū)動(dòng)模塊。2.對于SMC的CE1系列氣缸自帶的磁阻位移傳感器,創(chuàng)新的采用了硬件細(xì)分技術(shù),采用邏輯設(shè)計(jì)方法,通過FPGA硬件互聯(lián)進(jìn)行實(shí)現(xiàn),從而在傳統(tǒng)的磁阻位移傳感器原有的測量精度上提高4倍,并在Quartus II軟件平臺上進(jìn)行波形驗(yàn)證。3.研究氣動(dòng)PID控制原理并通過數(shù)字邏輯電路中的加法器和乘法器設(shè)計(jì)一個(gè)并行處理的硬件PID控制模

36、塊。在模塊設(shè)計(jì)中采用并行架構(gòu)、流水線設(shè)計(jì)等方式,使設(shè)計(jì)出來的PID控制模塊具有硬件資源開銷小,運(yùn)行速度快等優(yōu)點(diǎn)。第2章 基于FPGA氣動(dòng)伺服的研究2.1氣動(dòng)伺服的組成及原理2.1.1 氣動(dòng)伺服工作原理氣動(dòng)系統(tǒng)相比其他傳動(dòng)方式具有高功率質(zhì)量比、柔性好、噪聲小和清潔無污染等顯著優(yōu)點(diǎn)。由于其傳動(dòng)介質(zhì)為空氣,因此具有較大的壓縮比;氣缸內(nèi)可變的摩擦力,使得定位控制具有很強(qiáng)的非線性等特點(diǎn)13。如圖2-1所示,氣動(dòng)伺服配置兩個(gè)二位三通開關(guān)電磁閥,通過對兩個(gè)高速開關(guān)閥的電磁線圈進(jìn)行通電和斷電達(dá)到開和關(guān)的目的,進(jìn)而對氣缸左右兩個(gè)內(nèi)腔進(jìn)行充氣和放氣。與帶回位彈簧的氣缸的單電磁閥控制相比,其前后運(yùn)動(dòng)驅(qū)動(dòng)力更加均勻運(yùn)

37、動(dòng)方式較為線性。圖2-1 氣動(dòng)伺服系統(tǒng)原理框圖Fig.2-1 Block diagram of pneumatic servo system為保證輸入氣缸的空氣介質(zhì)清潔干凈,穩(wěn)定缸內(nèi)氣壓在安全工作壓力值范圍內(nèi),選用集成氣動(dòng)三件套等氣動(dòng)輔助元件做濾清和穩(wěn)壓作用。氣動(dòng)并聯(lián)機(jī)構(gòu)控制需要6個(gè)相對獨(dú)立的控制單元,每個(gè)控制單元負(fù)責(zé)每個(gè)氣缸的位移信號處理和閉環(huán)控制,信號采集電路采集位移傳感器的位移量信號作為FPGA控制電路的反饋輸入,控制電路通過CPU或硬件邏輯實(shí)現(xiàn)的控制算法產(chǎn)生PWM信號,經(jīng)過驅(qū)動(dòng)電路的功率放大從而驅(qū)動(dòng)2個(gè)高速開關(guān)電磁閥,精確的控制氣缸的位移。2.1.2 氣動(dòng)元器件選型本項(xiàng)目采用的氣動(dòng)執(zhí)行

38、器為SMC生產(chǎn)的CE1系列單桿雙作用行程可讀氣缸,如圖2-2所示,其最高使用壓力可達(dá)1.0MPa,運(yùn)動(dòng)行程可達(dá)到150mm。傳感器電源為10.826.4V直流電壓,消耗電流為50mA,其寬電壓和低功耗適合于12V、24V等控制電路進(jìn)行供電。行程分辨率為0.04mm,在四倍頻電路下可達(dá)0.01mm。其輸出信號方式為A、B相集電極開路方式,適合MOS和TTL信號電平。圖2-2 CE1系列可讀數(shù)氣缸Fig.2-2 CE1 stroke reading cylinder series電磁閥選用SMC生產(chǎn)的VQ110系列三通直動(dòng)式電磁閥,其閥體厚度小,流量大。響應(yīng)時(shí)間為通3.5ms、斷:2ms。采用12

39、V、24V直流電壓作為驅(qū)動(dòng)電壓。正常工作壓力范圍為00.7MPa。消耗功率為1W,其低功耗,低價(jià)格和小體積適合應(yīng)用于氣動(dòng)并聯(lián)機(jī)構(gòu)。可選用插頭引線式集裝板,在多個(gè)電磁閥的應(yīng)用中可結(jié)構(gòu)緊湊,減少體積。a) 單電磁閥 b) 集成安裝形式圖2-3 VQ110系列電磁閥Fig.2-3 VQ110 solenoid valve series2.2 FPGA的架構(gòu)及其優(yōu)點(diǎn)2.2.1 可編程邏輯器件的發(fā)展及應(yīng)用復(fù)雜可編程邏輯器件(Complex Programmable Logic Device)簡稱CPLD,現(xiàn)場可編程門陣列(Field Programmable Gate Array)簡稱FPGA。前者具有

40、低成本適合于組合邏輯電路的設(shè)計(jì);后者具有高性能及豐富的硬件資源適合于時(shí)序邏輯的設(shè)計(jì)驗(yàn)證和并行數(shù)字信號處理算法的實(shí)現(xiàn)等。但其在設(shè)計(jì)開發(fā)流程及應(yīng)用領(lǐng)域基本一致。CPLD最早由Altera公司推出的MAX系列產(chǎn)品,其多為Flash、EEPROM的架構(gòu)或乘積項(xiàng)(Product Term)架構(gòu)的PLD。FPGA則最早由Xilinx公司推出的,采用SRAM或查表(Look Up Table)的硬件架構(gòu),運(yùn)行速度更高但不具有掉電存儲(chǔ)能力,在板級設(shè)計(jì)時(shí)需要配置EEPROM、Flash等芯片存儲(chǔ)數(shù)據(jù)及硬件互連信息。隨著亞微米,深亞微米至納米級CMOS電路制造工藝的成熟和完善,使FPGA的門電路的集成度從數(shù)十萬門

41、級到四百多萬門級不斷增大,器件的速度也從MHz級到GHz級,同時(shí)器件的功耗也越來越低,價(jià)格也在不斷下降。其靈活定制性,低功耗,豐富的可供開銷的硬件資源,在高性能實(shí)時(shí)信號處理(DSP)以及多軸運(yùn)動(dòng)控制方面,在各個(gè)工程領(lǐng)域被逐漸廣泛采用。目前全球知名的半導(dǎo)體公司,如Xilinx、Altera、Lattice和Atmel等公司均不斷提供和完善自有的FPGA產(chǎn)品14。在氣動(dòng)控制、電機(jī)控制和液壓伺服方面,憑借FPGA高速的時(shí)鐘頻率,超大規(guī)模的邏輯陣列,豐富的IO接口,其應(yīng)用前景十分廣闊。與采用單片機(jī)或ARM做實(shí)時(shí)操作系統(tǒng)和人機(jī)界面、DSP做運(yùn)動(dòng)控制算法的雙芯片架構(gòu)相比,F(xiàn)PGA的優(yōu)點(diǎn)在于高性能,低價(jià)格,

42、板級電路設(shè)計(jì)相對簡單,無需改動(dòng)硬件電路,通過軟件實(shí)現(xiàn)方式可應(yīng)用于其他的電液氣控制平臺的開發(fā)。由此產(chǎn)生的SOPC技術(shù),可以在FPGA內(nèi)嵌8051、NIOS、ARM等8/16/32位軟核處理器作人機(jī)交互,通訊和控制信號輸出等功能,并采用通用DSP、FFT和FIR等數(shù)字信號處理的IP核實(shí)現(xiàn)算法控制??梢圆捎眠壿嬙韴D方式對系統(tǒng)的邏輯架構(gòu)進(jìn)行設(shè)計(jì)和分析。可以運(yùn)用VHDL、 Verilog HDL等硬件描述語言,編寫高效率的算法程序,直接綜合成門級電路,從而跨過常規(guī)的CPU處理方式,其并行處理能力大大的提高,在智能控制,自適應(yīng)控制等方面具有極大的發(fā)展?jié)摿ΑMㄟ^EDA軟件平臺進(jìn)行編譯仿真和綜合,在軟件層面

43、對所設(shè)計(jì)的硬件功能進(jìn)行驗(yàn)證。2.2.2 FPGA的內(nèi)部架構(gòu)CPLD/FPGA的內(nèi)部結(jié)構(gòu)各有特點(diǎn),不同廠家的CPLD/FPGA是實(shí)現(xiàn)方式和制造工藝也有所區(qū)別,其主要由三個(gè)部分構(gòu)成:二維的邏輯單元(LE),LE作為實(shí)現(xiàn)硬件互連實(shí)現(xiàn)的基本單元,是FPGA/CPLD器件邏輯組成的核心。不同的廠家的邏輯單元結(jié)構(gòu)不同,根據(jù)定義分為LE(Logic Element)、MC(MacroCell)、CLB(Carry Logic Block)、Slices等等。每個(gè)單元既有組合邏輯電路也有時(shí)序邏輯電路;輸入/輸出塊,作為在板級系統(tǒng)方面與其他電路的接口,F(xiàn)PGA配置有一百多甚至幾百的IO接口,方便大型電路的應(yīng)用;

44、連接邏輯單元的互連資源,是邏輯單元之間,邏輯單元與輸入/輸出之間的連接,是通過硬件描述語言在片內(nèi)實(shí)現(xiàn)不同功能電路的橋梁。圖2-4 Cyclone II芯片布局Fig.2-4 Block diagram of Cyclone II device如圖2-4所示為Altera的Cyclone II系列FPGA芯片的內(nèi)部結(jié)構(gòu),其主要由邏輯陣列塊LAB(Logic Array Block)、輸入輸出單元IOEs(Input Output Elements)、嵌入式乘法器(Embeded Multiplier)、鎖相環(huán)(PLL)以及4K位存儲(chǔ)器(M4K Blocks)組成。每個(gè)邏輯陣列由16個(gè)邏輯單元(L

45、E)構(gòu)成。以行列形式在FPGA芯片上排列。邏輯單元作為FPGA的基本單元,其數(shù)量決定著FPGA可以利用的硬件資源。圖2-5 邏輯單元(LE)結(jié)構(gòu)(普通工作模式)Fig.2-5 Logic element(LE) structure in normal form如圖2-5所示,每個(gè)邏輯單元包括4輸入端口的查找表(LUT)、可編程D觸發(fā)器及其互聯(lián)邏輯所組成。查找表(LUT)作為FPGA與CPLD的工作方式最主要的區(qū)別,其本質(zhì)是4位地址線的隨機(jī)存儲(chǔ)器。通過原理圖或HDL 語言完成一個(gè)功能模塊的邏輯電路描述,EDA軟件會(huì)計(jì)算邏輯電路的所有可能的結(jié)果并通過JTAG接口下載到串行配置芯片,系統(tǒng)上電后串行配

46、置芯片將結(jié)果寫入FPGA的LUT單元,這樣每個(gè)輸入信號的邏輯運(yùn)算相當(dāng)于輸入一個(gè)地址進(jìn)行查表,根據(jù)該地址得到相應(yīng)的內(nèi)容并進(jìn)行輸出15。表2-1 Cyclone II系列FPGA內(nèi)部資源Table 2-1 Internal resources of Cyclone II series特性EP2C5EP2C8EP2C15EP2C20EP2C35EP2C50EP2C70LEs460882561444818752332165052868416M4K RAM26365252105129250RAM bits1198081658882396162396164838405944321152000乘法器2318

47、26263586150鎖相環(huán)2244444用戶I/O數(shù)158182315315475450622表2-1為Altera公司Cyclone II系列FPGA內(nèi)部硬件資源參數(shù)。其邏輯單元數(shù)從4608到68416不等,可以適合不同硬件規(guī)模的需求。Cyclone II系列FPGA內(nèi)部帶有2-4個(gè)鎖相環(huán)(PLL),高達(dá)16個(gè)全局時(shí)鐘線提供的時(shí)鐘網(wǎng)絡(luò)為FPGA的各個(gè)模塊及I/O單元提供時(shí)鐘。使用數(shù)字鎖相環(huán)(PLL)可實(shí)現(xiàn)FPGA片內(nèi)時(shí)鐘倍頻、分頻、移相以及高速差分信號輸出(LVDS)。嵌入式乘法器是實(shí)現(xiàn)并行算法處理的主要單元,每個(gè)乘法器可配置成一個(gè)1818或兩個(gè)99的乘法器,通過PLL將外部晶振時(shí)鐘倍頻,

48、其處理速度可達(dá)250MHz。嵌入式存儲(chǔ)器由帶校驗(yàn)的4K位雙口RAM組成,具有最高達(dá)到36位的位寬,高達(dá)270MHz存取速度。輸出輸出單元IOEs分配在外圍部分,可以提供MOS和TTL類型的單端及差分邏輯I/O。2.2.3 FPGA系統(tǒng)設(shè)計(jì)流程FPGA的開發(fā)流程包括硬件開發(fā)和軟件開發(fā)兩個(gè)部分。硬件開發(fā)也稱作板級設(shè)計(jì),主要包括對FPGA供電的電源電路、存儲(chǔ)和運(yùn)行程序的Flash和SDRAM電路、采用晶振實(shí)現(xiàn)的時(shí)鐘電路和各種通訊總線接口以及其它外接設(shè)備等,其設(shè)計(jì)軟件主要采用Protel、Orcad、PADS及Cadence等軟件。軟件開發(fā)包括采用HDL語言實(shí)現(xiàn)的數(shù)字電路功能、算法以及結(jié)合軟核CPU構(gòu)

49、建SOPC平臺,其設(shè)計(jì)軟件主要采用Altera的Quartus II、Xilinx的ISE Design Suit等EDA平臺?,F(xiàn)如今隨著微電子工藝的發(fā)展,F(xiàn)PGA的生產(chǎn)制造成本不斷的下降,器件運(yùn)行速度不斷的上升,其在各個(gè)領(lǐng)域應(yīng)用更加廣泛,并在某些場合逐漸替代了傳統(tǒng)的16/32位的單片機(jī)及DSP。目前微電子技術(shù)以發(fā)展到SOC(System On Chip)階段,相對傳統(tǒng)的集成電路設(shè)計(jì)思想上有了巨大的變化。SOC是一個(gè)復(fù)雜的系統(tǒng),旨在將傳統(tǒng)板級系統(tǒng)設(shè)計(jì)的CPU,存儲(chǔ)器,接口電路等等集合在單芯片上,由此可以帶來制造成本的降低,產(chǎn)品的輕量化,延長使用壽命等等優(yōu)點(diǎn)。其設(shè)計(jì)方法則采用自頂向下的設(shè)計(jì)方式,

50、將系統(tǒng)級設(shè)計(jì)劃分為各個(gè)功能模塊的軟硬件協(xié)同設(shè)計(jì)。FPGA的設(shè)計(jì)正是引入了這種方式,其開發(fā)流程如圖2-6所示,主要有系統(tǒng)劃分、HDL輸入、編譯綜合、時(shí)序仿真、適配實(shí)現(xiàn)等等。系統(tǒng)劃分:主要采用自頂而下設(shè)計(jì)方法,將FPGA片內(nèi)系統(tǒng)分為各個(gè)功能模塊,包括配置軟核CPU、通訊接口、AD/DA調(diào)理電路、人機(jī)接口電路以及數(shù)據(jù)緩沖等等模塊。系統(tǒng)劃分作為FPGA開發(fā)的第一步,規(guī)劃了系統(tǒng)的架構(gòu),關(guān)系到整個(gè)系統(tǒng)是否能完成預(yù)期的功能即實(shí)現(xiàn)效率。HDL代碼和原理圖輸入:HDL代碼用于大型系統(tǒng)中替代原理圖輸入繁瑣等局限性,目前主流HDL語言主要有VHDL和Verilog HDL,為美國電氣與電子工程師協(xié)會(huì)(IEEE)標(biāo)準(zhǔn)

51、。其語言描述無需關(guān)聯(lián)芯片工藝,因此用HDL語言編寫的模塊可以在不同的FPGA芯片上進(jìn)行移植,提高了模塊的可復(fù)用性。HDL不僅具有很強(qiáng)的邏輯描述能力用來進(jìn)行邏輯設(shè)計(jì),也可以進(jìn)行仿真測試中測試文本(Test Bench)的編寫,提高系統(tǒng)的驗(yàn)證及仿真能力。原理圖輸入作為對電路最直接的描述方式,將需要的邏輯器件直接中原理圖庫調(diào)用,畫出原理圖,主要應(yīng)用于中小規(guī)模的邏輯設(shè)計(jì)。目前設(shè)計(jì)方法主要才用HDL和原理圖混合設(shè)計(jì)方式,將原理圖庫中沒有的功能器件用HDL編寫、編譯和綜合,滿足功能需求后生成IP核直接在原理圖設(shè)計(jì)上調(diào)用。圖2-6 FPGA開發(fā)流程Fig.2-6 FPGA development flow編

52、譯綜合:對于原理圖和HDL語言描述完成后,需要對其進(jìn)行編譯綜合以便進(jìn)行仿真及下載。綜合(Synthesis)旨在將HDL描述的設(shè)計(jì)輸入通過EDA軟件編譯為各種邏輯門、觸發(fā)器和寄存器單元等基本邏輯單元組成的邏輯連接網(wǎng)表16。根據(jù)模型的抽象程度,綜合可以劃分為門級綜合、RTL級綜合和行為級綜合。目前Quartus II和ISE Design Suit都集成編譯器和綜合器,都支持門級和RTL級綜合。也可以選擇第三方公司的綜合器,如Synplify等。仿真:仿真分為前仿真和后仿真。前仿真又稱功能仿真,旨在編譯前對電路的邏輯功能進(jìn)行仿真,不包含F(xiàn)PGA內(nèi)部電路時(shí)序延遲等信息。仿真前需要輸入用波形編輯器或

53、硬件描述語言編寫的測試文本作為信號激勵(lì)。通過仿真生成輸出信號波形圖,可以驗(yàn)證所設(shè)計(jì)的電路功能是否符合需求。后仿真也稱為時(shí)序仿真,主要是檢測編譯綜合后的門電路的時(shí)序延遲時(shí)候符合要求,優(yōu)化時(shí)鐘樹等等。目前Quartus II和ISE Design Suit都有各自的仿真器。如果需要更高級功能,可使用Modelsim、VCS等第三方仿真器。適配:適配也稱布局布線,主要利用EDA軟件將綜合出來的邏輯功能映射到FPGA芯片的內(nèi)部資源中,并產(chǎn)生相應(yīng)的配置文件和報(bào)告,通過JTAG接口將16進(jìn)制配置文件下載到FPGA的配置芯片中,便可以在板級通過FPGA實(shí)現(xiàn)所設(shè)計(jì)的功能。由于布局布線涉及到FPGA芯片的物理內(nèi)

54、部結(jié)構(gòu)及制造工藝,因此必須采用相應(yīng)芯片開發(fā)商提供的工具。2.3 本章小結(jié)本章主要簡述了氣動(dòng)伺服系統(tǒng)的組成和FPGA的芯片架構(gòu)以及開發(fā)方法。對于單路氣缸的控制器件和執(zhí)行器件的結(jié)構(gòu)設(shè)計(jì),為后期的器件傳感及驅(qū)動(dòng)提供一個(gè)平臺。通過對FPGA的內(nèi)部結(jié)構(gòu)的了解和開發(fā)流程的詳細(xì)認(rèn)識,為FPGA邏輯設(shè)計(jì)和以及氣動(dòng)控制系統(tǒng)的模塊化劃分提供了理論基礎(chǔ)。- PAGE 27-第3章 氣動(dòng)控制系統(tǒng)總體設(shè)計(jì)如圖3-1所示,氣動(dòng)控制系統(tǒng)的硬件電路主要有五個(gè)部分組成:傳感器采集電路:采集磁阻位移傳感器位移信號及提供12V-24V電源。電磁閥驅(qū)動(dòng)電路:由于FPGA核心板的IO接口輸出的是3.3V電平信號,而電磁閥驅(qū)動(dòng)則需要12

55、V-24V的電壓。因此需要設(shè)計(jì)一個(gè)驅(qū)動(dòng)電路驅(qū)動(dòng)電磁閥和感性負(fù)載與FPGA的IO之間進(jìn)行隔離保護(hù)。電源模塊:對于氣動(dòng)伺服采用24V開關(guān)電源供電,而電路中需要3.3V、5V及24V的電壓,因此設(shè)計(jì)一電源電路進(jìn)行多電壓管理。通訊電路:設(shè)計(jì)USB及RS232串行通訊接口與PC、工控機(jī)等上位機(jī)通訊,方便后期數(shù)據(jù)的采集及運(yùn)動(dòng)算法的開發(fā)。FPGA核心板:作為氣動(dòng)伺服的核心,采用Altera的Cyclone II系列FPGA芯片,內(nèi)置串行配置芯片、Flash和SDRAM;配合EP2C8豐富的邏輯單元資源,可以進(jìn)行更高級的控制算法的開發(fā)。圖3-1 氣動(dòng)控制系統(tǒng)硬件架構(gòu)Fig.3-1 Hardware archi

56、tecture of pneumatic control system3.1 位移傳感器信號采集氣動(dòng)六自由度并聯(lián)平臺通常采用位移和壓力傳感信號作為反饋進(jìn)行閉環(huán)控制,其中位移的檢測通常采用磁阻位移傳感器,磁性伸縮位移傳感器,光柵尺位移傳感器,光電編碼盤。光電編碼盤必須采用蝸輪蝸桿等降速機(jī)構(gòu)將角位移轉(zhuǎn)換為直線位移,其機(jī)構(gòu)復(fù)雜,加工難度大,精度很難保證17。而光柵尺位移傳感器精度極高,不過造價(jià)高,對于六自由度平臺六個(gè)分支機(jī)構(gòu)的位移實(shí)時(shí)測量過于價(jià)格過于高昂。磁性伸縮位移傳感器測量精度高,行程長,其測量兩個(gè)脈沖信號的時(shí)間差來測定其位移,因此需要的處理電路較為復(fù)雜18。磁阻位移傳感器是一種新型檢測位移的元

57、件,它利用磁阻效應(yīng)原理測量絕對位移,不僅可以用來測量物體運(yùn)動(dòng)的直線位移,還可以給出運(yùn)動(dòng)速度的信號,具有精度高,動(dòng)態(tài)特性好,價(jià)格適中等優(yōu)點(diǎn)。在國內(nèi)外的六自由度氣動(dòng)和電液驅(qū)動(dòng)平臺上的測量,控制和檢測具有廣泛的應(yīng)用。3.1.1 磁阻效應(yīng)原理磁阻效應(yīng)是基于霍爾效應(yīng)的延伸,如圖3-2展示霍爾效應(yīng)的原理,當(dāng)載流子導(dǎo)體或半導(dǎo)體上有電流經(jīng)過時(shí),其上面自由電子的運(yùn)動(dòng)速度為;在其垂直方向施加一磁場,其運(yùn)動(dòng)的自由電子受到洛倫茲力,該力與自由電子速度和磁場大小成正比;由右手定則可以判定受洛侖茲力的電荷的運(yùn)動(dòng)方向,因此,電荷逐漸在長為寬為的半導(dǎo)體兩側(cè)積累,形成場強(qiáng)逐漸增大的霍爾電場。產(chǎn)生電動(dòng)勢?;魻栯妶鲇謱﹄娮赢a(chǎn)生了電

58、場力。當(dāng)電場強(qiáng)度大到與相等時(shí),這時(shí)候電子受力平衡,不再往兩個(gè)側(cè)電極積累,其響應(yīng)的電動(dòng)勢恒定,稱為霍爾電勢19。因此磁場強(qiáng)度的改變將會(huì)影響霍爾電勢的大小。依據(jù)原理可制造角速度傳感器和行程開關(guān)等,廣泛應(yīng)用于汽車傳感器及自動(dòng)化設(shè)備。圖3-2 霍爾效應(yīng)原理Fig.3-2 The principle of Hall-Effect在霍爾效應(yīng)中,假定的是載流子的運(yùn)動(dòng)速度為恒定值。實(shí)際上,流經(jīng)該半導(dǎo)體的載流子速度不同。在洛侖茲力作用下一些速度大的載流子受力不平衡仍會(huì)發(fā)生偏轉(zhuǎn),打到半導(dǎo)體兩側(cè),因此該半導(dǎo)體內(nèi)部的電流是不均勻的,改變磁場的強(qiáng)弱則會(huì)改變電流的密度,表現(xiàn)為該材料電阻的變化,因此稱之為磁阻效應(yīng)。由于各向

59、異性磁阻效應(yīng)(Anisotropic Magnetoresistive, AMR)的存在20。當(dāng)外加磁場平行磁體內(nèi)部的磁化方向時(shí),電阻不隨外加磁場的變化。當(dāng)兩者方向發(fā)生偏離時(shí),此類金屬的電阻可變化23%。3.1.2 位移傳感器工作原理磁阻位移傳感器利用了AMR效應(yīng),將四個(gè)磁阻元件附在磁性元件上面,由此等效為4個(gè)可變電阻,并連接成惠斯通電橋,可以用來精確測量微小電阻值的變化。圖3-3 惠斯通電橋電路Fig.3-3 The circuit of Wheatstone bridge如圖3-3所示的惠斯通電橋結(jié)構(gòu),通過四個(gè)可變電阻構(gòu)成的全橋電路,可以很好的補(bǔ)償電橋的非線性輸出特性,提高了電橋的檢測靈敏

60、度。其橋路輸出為: (3-1)對于單電橋電路,由于受溫度的影響變化比較大,需要溫度補(bǔ)償電路。因此位移傳感器采用雙電橋電路對其進(jìn)行補(bǔ)償。采用雙電橋設(shè)計(jì),還可同時(shí)輸出A、B兩路傳感信號,即達(dá)到判別氣缸運(yùn)動(dòng)方向的功能,又能進(jìn)行四倍頻處理,提高測量精度。如圖3-4所示的磁阻傳感器的工作原理,在活塞桿車制的螺紋上面附加磁性材料,由此產(chǎn)生了磁性截面和非磁性截面構(gòu)成了外部磁場,根據(jù)AMR效應(yīng),當(dāng)磁阻元件到達(dá)磁性截面,其磁性元件產(chǎn)生的內(nèi)部磁場和外部磁場平行時(shí),電阻不變。當(dāng)不平行時(shí),電阻發(fā)生變化引起電壓發(fā)生變化,該過程在每個(gè)螺紋上面交替產(chǎn)生,因此生成了兩路正弦波形,經(jīng)過計(jì)數(shù)器或斯密特觸發(fā)器,便可以產(chǎn)生A、B兩路

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論