淺談數(shù)字ＩＣ設(shè)計(jì)技術(shù)

1、淺談數(shù)字方案技能摘要:隨著數(shù)字電路方案的范圍以及龐大程度的進(jìn)步，對(duì)其舉行方案所消耗的時(shí)間和用度也隨之而進(jìn)步。按照比年來的統(tǒng)計(jì)，對(duì)數(shù)字體系舉行方案所花的時(shí)間占到了整個(gè)研發(fā)歷程的60%以上。以是淘汰方案所消耗的理論本錢是當(dāng)前數(shù)字電路方案研發(fā)的關(guān)鍵，這就必需在方案的要領(lǐng)上有所打破。關(guān)鍵詞:數(shù)字體系；i；方案一、數(shù)字i方案要領(lǐng)學(xué)在如今i方案中，基于時(shí)序驅(qū)動(dòng)的數(shù)字i方案要領(lǐng)、基于正復(fù)用的數(shù)字i方案要領(lǐng)、基于集成平臺(tái)舉行體系級(jí)數(shù)字i方案要領(lǐng)是當(dāng)今數(shù)字i方案比力盛行的3種重要方案要領(lǐng)，此中基于正復(fù)用的數(shù)字i方案要領(lǐng)是有用進(jìn)步i方案的關(guān)鍵技能。它能辦理當(dāng)今芯片方案業(yè)所面對(duì)的一系列挑釁:收縮方案周期，提供性能更

2、好、速率更快、本錢越發(fā)低廉的數(shù)字i芯片?；跁r(shí)序驅(qū)動(dòng)的方案要領(lǐng)，無論是hdl形貌照舊原理圖方案，特性都在于以時(shí)序優(yōu)化為目的的著眼于門級(jí)電路布局方案，用全新的電路來實(shí)現(xiàn)體系成效;這種要領(lǐng)重要實(shí)用于完成小范圍asi的方案。對(duì)付范圍較大的體系級(jí)電路，縱然團(tuán)隊(duì)互助，要想始終從門級(jí)布局去實(shí)現(xiàn)優(yōu)化方案，也很難包管方案周期短、上市時(shí)間快的要求?；趐i復(fù)用的數(shù)字i方案要領(lǐng)，可以滿意芯片范圍要求越來越大，方案周期要求越來越短的要求，其特性是i方案中的正成效模塊的復(fù)用和組合。接納這種要領(lǐng)方案數(shù)字i，數(shù)字i包羅了種種正模塊的復(fù)用，數(shù)字i的開拓可分為模塊開拓和體系集成共同完成。對(duì)正復(fù)用技能存眷的核心是，怎樣舉行體系

3、成效的布局分別，怎樣界說片上總線舉行模塊互連，應(yīng)該選擇那些成效模塊，在界說各個(gè)成效模塊時(shí)怎樣思量盡大概多地使用現(xiàn)有正資源而不是重新開拓，在成效模塊方案時(shí)思量怎樣界說才氣有利于以后的正復(fù)用，怎樣舉行體系驗(yàn)證等?；趐i復(fù)用的數(shù)字i的方案要領(lǐng)，其重要特性是模塊的成效組裝，其技能關(guān)鍵在于如下三個(gè)方面:一是開拓可復(fù)用的正軟核、硬核;二是怎樣做好ip復(fù)用，舉行成效組裝，以滿意目的i的必要;三是怎樣驗(yàn)證完樂成能組裝的數(shù)字i是否滿意規(guī)格界說的成效和時(shí)序。二、典范的數(shù)字i開拓流程典范的數(shù)字i開拓流程重要步調(diào)包羅如下24方面的內(nèi)容:(1)確定i規(guī)格并做好總體方案方案。(2)rtl代碼編寫及預(yù)備etshtneh代

4、碼。(3)對(duì)付包羅存儲(chǔ)單位的方案，在rtl代碼編寫中插入bist(內(nèi)建自我測(cè)試)電路。(4)成效仿真以驗(yàn)證方案的成效準(zhǔn)確。(5)完成方案綜合，天生門級(jí)網(wǎng)表。(6)完成dft(可測(cè)試方案)方案。(7)在綜合東西下完成模塊級(jí)的靜態(tài)時(shí)序闡發(fā)及處置懲罰。(8)情勢(shì)驗(yàn)證。比擬綜合網(wǎng)表實(shí)現(xiàn)的成效與trl級(jí)形貌是否同等。(9)對(duì)整個(gè)方案舉行pre一layut靜態(tài)時(shí)序闡發(fā)。(10)把綜適時(shí)的時(shí)間束縛通報(bào)給邦畿東西。(11)采樣時(shí)序驅(qū)動(dòng)的計(jì)謀舉行初始化nprlna。內(nèi)容包羅單位漫衍，天生時(shí)鐘樹(12)把時(shí)鐘樹送給綜合東西并插入到初始綜合網(wǎng)表。(13)情勢(shì)驗(yàn)證。比擬插入時(shí)鐘樹綜合網(wǎng)表實(shí)現(xiàn)的成效與初始綜合網(wǎng)表是否同

5、等。(14)在步調(diào)(11)準(zhǔn)布線后提取預(yù)計(jì)的耽誤信息。(15)把步調(diào)(14)提取出來的耽誤信息反標(biāo)給綜合東西和靜態(tài)時(shí)序闡發(fā)東西。(16)靜態(tài)時(shí)序闡發(fā)。使用準(zhǔn)布線后提取出來的預(yù)計(jì)延時(shí)信息。(17)在綜合東西中實(shí)現(xiàn)現(xiàn)場(chǎng)時(shí)序優(yōu)化(可選項(xiàng))。(18)完成詳細(xì)的布線事情。(19)從完成了詳細(xì)布線的方案中提取詳細(xì)的延時(shí)信息。(20)把步調(diào)(19)提取出來的延時(shí)信息反標(biāo)給綜合東西和靜態(tài)時(shí)序闡發(fā)東西。(21)pst-layut靜態(tài)時(shí)序闡發(fā)。(22)在綜合東西中實(shí)現(xiàn)現(xiàn)場(chǎng)時(shí)序優(yōu)化(可選項(xiàng))。(23)pst一alyut網(wǎng)表成效仿真(可選項(xiàng))。(24)物理驗(yàn)證后輸出方案邦畿數(shù)據(jù)給芯片加工場(chǎng)。對(duì)付任何i產(chǎn)物的開拓，最初

6、總是從市場(chǎng)得到需求的信息或產(chǎn)物的觀點(diǎn)，按照這些觀點(diǎn)需求，i工程師再漸漸完成i規(guī)格的界說和總體方案的方案?？傮w方案界說了芯片的成效和模塊分別，界說了模塊成效和模塊之間的時(shí)序等內(nèi)容。在總體方案顛末充實(shí)討論或論證后開始i產(chǎn)物的開拓。i的開拓階段包羅了方案輸入、成效仿真、綜合、dft(可測(cè)試方案)、情勢(shì)驗(yàn)證、靜態(tài)時(shí)序闡發(fā)、布局布線等內(nèi)容。而i的后端方案包羅布局、插入時(shí)鐘樹、布線和物理驗(yàn)證等內(nèi)容，后端方案一樣平常能在軟件中主動(dòng)完成，如sie軟件就能主動(dòng)完成布局布線。三、i開拓歷程先容i開拓歷程包羅方案輸入、成效仿真、綜合、可測(cè)試性方案dft、情勢(shì)驗(yàn)證、靜態(tài)時(shí)序闡發(fā)、布局、插入時(shí)鐘樹、布線、物理驗(yàn)證等內(nèi)容

7、，下面別離舉行詳細(xì)先容。方案輸入:一樣平常包羅圖形與文本輸入兩種格式。文本輸入包羅接納verilg和vhdl兩種硬件形貌語言的格式，verlig語言支持多種差異條理的形貌，接納硬件形貌語言重要得益于接納綜合器來進(jìn)步方案效益;圖形輸入一樣平常應(yīng)該支持多條理邏輯圖輸入，重要應(yīng)用在一些專門的電路方案中，但是圖形輸入耗時(shí)費(fèi)力且不便利復(fù)用。成效仿真:成效仿真的目的是為了驗(yàn)證方案成效的準(zhǔn)確性和完備性。搭建的測(cè)試環(huán)境質(zhì)量和測(cè)試鼓勵(lì)的充實(shí)性決定了成效仿真的質(zhì)量和效益，仿真東西也是比力多，并且成效比力齊備。綜合:所謂綜合，就是將方案的hdl形貌轉(zhuǎn)化為門級(jí)網(wǎng)表的歷程。綜合東西(也可稱為編譯器)按照時(shí)間束縛等條件，

8、完成可綜合的trl形貌到綜合庫單位之間的映射，得到一個(gè)門級(jí)網(wǎng)表等;綜合東西可內(nèi)嵌靜態(tài)時(shí)序闡發(fā)東西，可以按照綜合束縛來完成門級(jí)網(wǎng)表的時(shí)序優(yōu)化和面積優(yōu)化?？蓽y(cè)試性方案dft:如今大多數(shù)i方案都引入可測(cè)試布局方案，一樣平常在電路開端綜合后可舉行dft方案。典范的dft電路包羅存儲(chǔ)單位的內(nèi)建自測(cè)bist電路、掃描鏈電路和界限掃描電路。bist電路是為了測(cè)試而方案的專門電路，它可以來自半導(dǎo)體消費(fèi)廠商，也可以用商用的東西主動(dòng)產(chǎn)生。掃描鏈電路一樣平常是用可掃描的存放器取代一樣平常的存放器，由于帶掃描成效的存放器的延時(shí)與一樣平常的存放器并不同等，以是在綜合東西舉行時(shí)序闡發(fā)時(shí)最好就能思量這種“附加的耽誤。界限掃

9、描電路重要用來對(duì)電路板上的毗連舉行測(cè)試，也可以把內(nèi)部掃描鏈的效果從界限掃描電路引入。情勢(shì)驗(yàn)證是一種靜態(tài)的驗(yàn)證本領(lǐng)，它按照電路布局靜態(tài)地?cái)喽▋蓚€(gè)方案在成效上是否等價(jià)，從而斷定一個(gè)方案在修改前和修改后其成效是否保持同等。靜態(tài)時(shí)序闡發(fā):靜態(tài)時(shí)序闡發(fā)是i開拓流程中非常緊張的一環(huán)。通過靜態(tài)時(shí)序闡發(fā)，一方面可以相識(shí)到關(guān)鍵途徑的信息，闡發(fā)關(guān)鍵途徑的時(shí)序;另一方面，還可以相識(shí)到電路節(jié)點(diǎn)的扇出環(huán)境和容性負(fù)載的大校布局:布局被以為是整個(gè)后端流程最關(guān)鍵的一步，布局起首是在滿意電路時(shí)序要求的條件下得到盡大概小的實(shí)現(xiàn)面積，其次布局也是把整個(gè)方案分別成多個(gè)便于操縱的模塊。布局的內(nèi)容包羅把單位或宏模塊擺放到符合的位置，其目

10、的是為了最大限度地減小連線的r耽誤和布線的寄生電容效應(yīng)，別的，精良的布局還可以減小芯單方面積和低落布線時(shí)出現(xiàn)擁賽征象的幾率。插入時(shí)鐘樹:時(shí)鐘樹又稱時(shí)鐘網(wǎng)絡(luò)，是指位于時(shí)鐘源和它全部扇出的存放器時(shí)鐘輸入端之間的buffer驅(qū)動(dòng)邏輯，時(shí)鐘樹通常按照物理布局環(huán)境天生。時(shí)鐘樹的插入關(guān)鍵在于怎樣操縱時(shí)鐘信號(hào)延時(shí)和時(shí)鐘信號(hào)扭曲，由于較大的耽誤對(duì)辦理電路的保持時(shí)間題目倒霉，較大的時(shí)鐘扭曲每每增長存放器鎖存不不變數(shù)據(jù)的幾率。但是時(shí)鐘信號(hào)耽誤和時(shí)鐘信號(hào)扭曲題目是對(duì)抵牾，假設(shè)方案對(duì)兩者都要求比力嚴(yán)酷的話，時(shí)鐘樹的插入每每必要思量比力多。布線:布線分為兩個(gè)階段完成:預(yù)布線和詳細(xì)布線，預(yù)布線時(shí)邦畿東西把整個(gè)芯片分別為多個(gè)較小的地區(qū)，布線器只是估算各個(gè)小地區(qū)的信號(hào)之間最短的連線長度，并以此來盤算連線耽誤，這個(gè)階段并沒有天生真正的邦畿連線。詳細(xì)布線階段，布線器按照預(yù)布線的效果和最新的時(shí)序束縛條件天生真正的邦畿連線。但是假設(shè)預(yù)布線的時(shí)間比布局運(yùn)行的時(shí)間還要長，這就意味著布局的效果是失敗的，這時(shí)間就必要重新布局以淘汰布線的擁賽。布局布線完成之后，eda東西按照布局布線的效果產(chǎn)生電路網(wǎng)表，產(chǎn)生真正的互連線耽誤數(shù)據(jù)，如許從前綜合東西d按照線負(fù)載模子盤算出來的耽誤數(shù)據(jù)與這些互連線耽誤數(shù)據(jù)比擬