不恢復(fù)余數(shù)法定點(diǎn)原碼一位除法器的的設(shè)計(jì)

1、沈陽航空航天大學(xué)課程設(shè)計(jì)報(bào)告-1-目錄學(xué)術(shù)誠信聲明 錯(cuò)誤！未定義書簽。 TOC o 1-5 h z HYPERLINK l bookmark6 o Current Document 第1章 總體設(shè)計(jì)方案 1. HYPERLINK l bookmark8 o Current Document 1.1設(shè)計(jì)原理1 HYPERLINK l bookmark10 o Current Document 1.2設(shè)計(jì)思路1 HYPERLINK l bookmark12 o Current Document 1.3設(shè)計(jì)環(huán)境2. HYPERLINK l bookmark14 o Current Document

2、第2章詳細(xì)設(shè)計(jì)方案3. HYPERLINK l bookmark16 o Current Document 2.1頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn) 3. HYPERLINK l bookmark18 o Current Document 2.1.1創(chuàng)建頂層圖形設(shè)計(jì)文件3. HYPERLINK l bookmark20 o Current Document 2.1.2器件的選擇與引腳鎖定 4. HYPERLINK l bookmark22 o Current Document 2.1.3編譯、綜合、適配5. HYPERLINK l bookmark24 o Current Document 2.2功能模塊

3、的設(shè)計(jì)與實(shí)現(xiàn)6. HYPERLINK l bookmark26 o Current Document 2.2.1輸入模塊的設(shè)計(jì)與實(shí)現(xiàn)6. HYPERLINK l bookmark30 o Current Document 2.2.移位模塊的設(shè)計(jì)與實(shí)現(xiàn) 7. HYPERLINK l bookmark34 o Current Document 2.2.3加法器模塊的設(shè)計(jì)與實(shí)現(xiàn) 9. HYPERLINK l bookmark38 o Current Document 2.2.4相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 10 HYPERLINK l bookmark40 o Current Document 2.3仿

4、真調(diào)試11 HYPERLINK l bookmark42 o Current Document 第3章編程下載與硬件測(cè)試13 HYPERLINK l bookmark44 o Current Document 3.1編程下載.13 HYPERLINK l bookmark46 o Current Document 3.2硬件測(cè)試及結(jié)果分析1.3 HYPERLINK l bookmark48 o Current Document 參考文獻(xiàn).15. HYPERLINK l bookmark50 o Current Document 附錄（電路原理圖）1.6- - -第1章總體設(shè)計(jì)方案1.1設(shè)計(jì)原理

5、減交替法的實(shí)現(xiàn)是當(dāng)某一次求得的差值（余數(shù) Ri）為負(fù)時(shí)，不恢復(fù)它，繼續(xù) 求下一位的商，但用加上除數(shù)（+Y補(bǔ)）的辦法來取代（-Y）的操作，其他操 作依然不變。（1）當(dāng)余數(shù)為正時(shí)，商上“ 1”，求下一位商的辦法是余數(shù)左移一位，再減 去除數(shù)；（2）當(dāng)余數(shù)為負(fù)數(shù)時(shí)，商上“ 0”，求下一位商的辦法是余數(shù)左移一位，再 加上除數(shù)。（3）這種方法不用恢復(fù)余數(shù)，但若最后一次上商為“ 0”，而又需要得到正 確的余數(shù)，則在這最后一次仍需恢復(fù)余數(shù)。1.2設(shè)計(jì)思路課程設(shè)計(jì)的要求為：（1） 采用定點(diǎn)原碼一位除法器由一個(gè)除數(shù)寄存模塊，一個(gè)被除數(shù)寄存模塊，一個(gè) 加法模塊，一個(gè)移位模塊，一個(gè)移位模塊、一個(gè)商寄存模塊，采用邏輯電

6、路設(shè)計(jì) 輸入方式。（2）定點(diǎn)原碼一位除法器的頂層采用原理圖設(shè)計(jì)輸入方式。 課程設(shè)計(jì)的思路為：（1）由于是不恢復(fù)余數(shù)法，所以需要修正余數(shù)為負(fù)的情況，所以原理圖如圖1.2：圖1.2不恢復(fù)余數(shù)法一位除法器設(shè)計(jì)總框圖1.3設(shè)計(jì)環(huán)境（1）硬件環(huán)境?偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀COP2000計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)由實(shí)驗(yàn)平臺(tái)、開關(guān)電源、軟件三大部分組 成實(shí)驗(yàn)平臺(tái)上有寄存器組 R0-R3、運(yùn)算單元、累加器 A、暫存器B、直通/左移/ 右移單元、地址寄存器、程序計(jì)數(shù)器、堆棧、中斷源、輸入 /輸出單元、存儲(chǔ)器單 元、微地址寄存器、指令寄存器、微程序控制器、組合邏輯控制器、擴(kuò)展座、總 線插孔區(qū)、微動(dòng)開關(guān)

7、/指示燈、邏輯筆、脈沖源、20個(gè)按鍵、字符式LCD、RS232 口。?COP2000集成調(diào)試軟件COP2000集成開發(fā)環(huán)境是實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)流狀態(tài)及正確與否，實(shí)驗(yàn)系統(tǒng)的軟 硬件對(duì)用戶的實(shí)驗(yàn)設(shè)計(jì)具有完全的開放特性，系統(tǒng)提供了微程序控制器和組合邏 輯控制器兩種控制器方式，系統(tǒng)還支持手動(dòng)方式、聯(lián)機(jī)方式、模擬方式三種工作方式，系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強(qiáng)大的模擬調(diào)試功能。（2）EDA環(huán)境?Xilinx foundation f3.1 設(shè)計(jì)軟件Xilinx foundation f3.1是Xilinx公司的可編程期間設(shè)計(jì)入口工具包括原理圖 編輯器、有限狀態(tài)機(jī)編輯器、硬件描述語言（HDL ）編輯器、L

8、ogiBLOX模塊生 成器、Xilinx內(nèi)核生成器等軟件。其功能是：接收各種圖形或文字的設(shè)計(jì)輸入， 并最終生成網(wǎng)絡(luò)表文件。設(shè)計(jì)實(shí)現(xiàn)工具包括流程引擎、限制編輯器、基片規(guī)劃器、 FPGA編輯器、FPGA寫入器等軟件。設(shè)計(jì)實(shí)現(xiàn)工具用于將網(wǎng)絡(luò)表轉(zhuǎn)化為配置比 特流，并下載到器件。設(shè)計(jì)驗(yàn)證工具包括功能和時(shí)序仿真器、靜態(tài)時(shí)序分析器等， 可用來對(duì)設(shè)計(jì)中的邏輯關(guān)系及輸出結(jié)果進(jìn)行檢驗(yàn)，并詳盡分析各個(gè)時(shí)序限制的滿 足情況。第2章詳細(xì)設(shè)計(jì)方案2.1頂層方案圖的設(shè)計(jì)與實(shí)現(xiàn)頂層方案圖是實(shí)現(xiàn)兩個(gè)六位二進(jìn)制數(shù)的定點(diǎn)原碼一位除法器的的邏輯功能， 采用原理圖設(shè)計(jì)輸入方式完成。在完成原理圖的功能設(shè)計(jì)后，把輸入和輸出信號(hào) 在Xili

9、nx軟件上完成。2.1.1創(chuàng)建頂層圖形設(shè)計(jì)文件頂層圖形文件的設(shè)計(jì)實(shí)體兩個(gè)六位的二進(jìn)制數(shù)輸入端、一個(gè)功能使能端、一 個(gè)數(shù)據(jù)清零端和一個(gè)脈沖控制端，一個(gè)六位余數(shù)輸出端、一個(gè)四位商輸出端和一 個(gè)兩位符號(hào)位輸出端組裝而成的一個(gè)完整的設(shè)計(jì)實(shí)體。除法器的設(shè)計(jì)采用自頂向 下的設(shè)計(jì)思路和自底向上的實(shí)現(xiàn)思想。除法運(yùn)算作為頂層模塊，頂層圖形文件結(jié) 構(gòu)如圖2.1所示：rrUDF1awMAG1圖2.1頂層圖形文件結(jié)構(gòu)圖2.1.2器件的選擇與引腳鎖定器件的選擇由于硬件基于偉福COP2000型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200實(shí)驗(yàn)板， 故采用的目標(biāo)芯片為Xlinx XCV200可編程邏輯芯片。引腳鎖定把頂層圖形文件中的

10、被除數(shù) A 0:5為六位輸入信號(hào)，除數(shù)B 0:5為六位輸入 信號(hào)，時(shí)鐘脈沖CLK、電路使能端CE和清零端CLR各占一位管腳；所得的商 SHANG 0:4占有五位信號(hào)，余數(shù) YUSHU 0:5占六位信號(hào)，把頂層圖形文件中 的輸入和輸出信號(hào)安排到Xlinx XCV200芯片指定的引腳上去，實(shí)現(xiàn)芯片的引腳 鎖定，。對(duì)應(yīng)關(guān)系如表2.1所示：圖形文件中的輸入/輸出信號(hào)XCV200芯片引腳信號(hào)GRDP50ZCLOCKP213FJWP47CLRP49VCCP48S1P80S2P81S3P82S4P84S5P85S6P86S7P87Y1P95Y2P96Y3P97Y4P100Y5P101Y6P102Y7P103

11、E0P63E1P73E2P72E3P71E4P70E5P66E6P65E7P64表2.1信號(hào)和芯片引腳對(duì)應(yīng)關(guān)系2.1.3編譯、綜合、適配利用Xilinx foundation f3.1的原理圖編輯器對(duì)頂層圖形文件進(jìn)行編譯，并最終生成網(wǎng)絡(luò)表文件，利用設(shè)計(jì)實(shí)現(xiàn)工具經(jīng)綜合、優(yōu)化、適配，生成可供時(shí)序仿真的 文件和器件下載編程文件。2.2功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊主要以輸入寄存器模塊、選擇器模塊、移位器模塊、加法器模塊、 求補(bǔ)碼模塊、控制器模塊為基礎(chǔ)而實(shí)現(xiàn)的。2.2.1輸入模塊的設(shè)計(jì)與實(shí)現(xiàn)寄存器具有使能、清零和時(shí)鐘脈沖端，能夠?qū)τ谳斎氲臄?shù)據(jù)進(jìn)行控制。該 模塊被應(yīng)用為除數(shù)寄存器模塊和被除數(shù)寄存器模塊。電

12、路模塊設(shè)計(jì)原理圖。原理結(jié)構(gòu)如圖2.2所示，實(shí)際電路如圖2.3所示。圖2.2電路模塊邏輯框圖創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖2.4所示：U1A0:5SOCES1CLKOUT0:5CLR圖2.4電路模塊元件圖形符號(hào)功能仿真Xili nx對(duì)創(chuàng)建的取補(bǔ)模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用 foundation f3.1編譯器的Simulator模塊實(shí)現(xiàn)。仿真結(jié)果如圖2.5所示:圖2.5取補(bǔ)模塊仿真結(jié)果U1.A0 -U1.A1 -Ul.A2 -Ul.A3 -Ul.A4 -Ul.A5 -U1.匚E -U1.CLK -U1 .匚 11?U1.S0 -Ul.S1 -Ul.OUTO 22移位模塊的設(shè)計(jì)與

13、實(shí)現(xiàn)該移位電路使用兩個(gè)寄存器來實(shí)現(xiàn)，并利用時(shí)鐘脈沖、使能端口和清零端口 來實(shí)現(xiàn)啟停和清零功能移位寄存器的輸入端用PLEFTIN0:5來表示輸入的所要的數(shù)據(jù)，用CE、C和CLR來控制數(shù)據(jù)的輸入，輸出端用 SELECTOUT0:5表示。 移位寄存器寄存器模塊原理(1)創(chuàng)建移位寄存器設(shè)計(jì)原理圖。移位寄存器原理結(jié)構(gòu)如圖2.6所示：圖2.6移位寄存器原理框圖(2)創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖2.7所示:U2一A0:5OUT0:5CECCLR圖2.7移位寄存器圖形符號(hào)功能仿真對(duì)創(chuàng)建的三輸入一輸出器模塊進(jìn)行功能仿真，驗(yàn)證其功能的正確性，可用Minx foundation f3.1編譯器的Simulat

14、or模塊實(shí)現(xiàn)。仿真結(jié)果如圖 2.8所示:1$11.C -1$11,CE -1SIL.CLR -.1$11.DO -.-i$11.B1 -.L 31SI1.D2 -.-1SI1.D3 -.11.00 -SI1.Q1 -.SI1.Q3 -SI1.Q2 -.丄1上圖2.8移位寄存器仿真結(jié)果圖2.2.3加法器模塊的設(shè)計(jì)與實(shí)現(xiàn)加法器模塊設(shè)計(jì)原理圖。圖2.9加法器原理結(jié)構(gòu)圖(2)創(chuàng)建元件圖形符號(hào)其元件圖形符號(hào)如圖2.10所示:U1AD:5OUT0:5B0：5圖2.10加法器電路模塊元件圖形符號(hào)功能仿真仿真結(jié)果如圖2.11所示:iSIS.AO -.Csieis Ai -.UziSIS.A2 .廠-iSIE

15、A3 -.匸AiSI5.B0匚niSI5.B1 CsiSI5.B2 -.CsiSI5.B3 -.,廠-SI5 SO -.eis.si -.SIS.S3 SI5 S2 -.圖 2.11ui, u 11 h 1111111111111111111111 it 11111111111 n 111111 it 111111LJ加法器器模塊仿真結(jié)果2.2.4相反補(bǔ)碼模塊的設(shè)計(jì)與實(shí)現(xiàn)為符號(hào)位已經(jīng)單獨(dú)考慮，所以參與運(yùn)算的數(shù)都是正數(shù)，通過四個(gè)非門和高電 平的處理，即可得到求補(bǔ)后的輸出信號(hào)。(1)相反補(bǔ)碼設(shè)計(jì)原理圖。原理結(jié)構(gòu)如圖2.12所示：圖2.12部分積移位寄存器原理圖功能仿真對(duì)創(chuàng)建的寄存器模塊進(jìn)行功能仿真

16、，驗(yàn)證其功能的正確性，可用Xili nxfoundation f3.1編譯器的Simulator模塊實(shí)現(xiàn)。仿真結(jié)果如圖2.13所示：圖2.13相反補(bǔ)碼器仿真結(jié)果iSI1.A1 -.LSi$11.AO -.Cl.iSil A2 -.匚三i.EO -.r:二iSil.El -.匚2iSil.E3 -.iSI1.E2 -.oSI1.SD -.cSI1.S1 -.oSI1.S2 -.o$I1.S3 -.山上| I2.3仿真調(diào)試仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能、時(shí)序的正確性，本設(shè)計(jì)中主要采用功能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真。(1)建立仿真波形文件及仿真信號(hào)選擇功能仿真時(shí)，首先建立仿真波形文件，選擇仿真信

17、號(hào)，對(duì)選定的輸入信號(hào)設(shè) 置參數(shù)，選定的仿真信號(hào)和設(shè)置的參數(shù)。(2)功能仿真結(jié)果與分析 仿真結(jié)果分別如圖2.15示。Sil.C -$11.CE $I1.CLR$11 DO$11 DI $11 D2SI1.D3SI1.QO$11.QI$11.Q2SI1.Q3811.Al$11.AO$11 A2$11.BO$11.Bl$11 B3 $11 B2$11,SO811.SI$11.S2$11 C - $11 CE SI1.CLR$11 DOS11.D1$11 D2$11.D3$11 Q0 $11.1 $11 Q2Sil Q3Sil Al$11 AO$11 A2$11 BO$11 BlSil B3$11 B

18、2$11 SO$11 SI $11.S20-0L”-毛(b)圖2.15功能仿真波形結(jié)果由信息對(duì)比可知，多組仿真都完全正確，說明本設(shè)計(jì)能實(shí)現(xiàn)補(bǔ)碼一位乘法計(jì) 算功能。第3章 編程下載與硬件測(cè)試3.1編程下載利用COP2000仿真軟件的編程下載功能，將得到.bit文件下載到XCV200實(shí)驗(yàn)板的XCV200可編程邏輯芯片中。3.2硬件測(cè)試及結(jié)果分析利用XCV200實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試。.的輸入數(shù)據(jù)通過XCV200實(shí)驗(yàn)板的輸入開關(guān)實(shí)現(xiàn)，輸出數(shù)據(jù)通過 XCV200實(shí)驗(yàn)板的LED指示燈實(shí)現(xiàn)，其 對(duì)應(yīng)關(guān)系如表3.1所示參考文獻(xiàn)曹昕燕.EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì)M .北京：清華大學(xué)出版社，2006范延濱.微型計(jì)算機(jī)系統(tǒng)原理、接口與EDA設(shè)計(jì)技術(shù)M.北京：北京郵電大學(xué)出版社，2006王愛英.計(jì)算機(jī)組成與結(jié)構(gòu)（第三版