基于SRAM型FPGA測試技術(shù)的研究

1、基于SRAM型FPGA測試技術(shù)的研究論文導(dǎo)讀:：隨著FPGA集成度和復(fù)雜性的增加，測試顯得尤為重要。FPGA具有靈活的可編程性，在此根底上可以構(gòu)建出極其龐大的數(shù)字系統(tǒng)。為了保證數(shù)字系統(tǒng)工作的穩(wěn)定性，首先就要保證FPGA芯片的可靠性。本文從SRAM型FPGA的內(nèi)部構(gòu)造入手，對測試生成和測試故障模型關(guān)鍵技術(shù)進(jìn)行了探討和研究，從而解決了測試的故障覆蓋率和測試速度之間的矛盾。并搭建了軟硬件協(xié)同測試平臺對測試?yán)碚撨M(jìn)行了驗證。論文關(guān)鍵詞：FPGA測試，故障覆蓋率，USB2.0，協(xié)同測試平臺引言：整個電子信息領(lǐng)域在邁向數(shù)字化，數(shù)字系統(tǒng)有著模擬系統(tǒng)不可比較的優(yōu)勢。FPGA具有靈活的可編程性，利用硬件描述語言的

2、自頂向下;設(shè)計思想就可以構(gòu)建出極其龐大的數(shù)字系統(tǒng)，廣泛應(yīng)用于商業(yè)、軍事、航空航天等領(lǐng)域【1】。其可靠性和可測試性也顯得尤為重要，只有保證了FPGA芯片的可靠性，才可以保證數(shù)字系統(tǒng)的工作穩(wěn)定性。FPGA主要有兩大類，一類是反熔絲型的，另一類是SRAM型的。SRAM型具有反復(fù)編程的能力，而反熔絲型只能一次編程。本文將主要討論SRAM 型FPGA的測試技術(shù)。1SRAM型FPGA的內(nèi)部構(gòu)造SRAM 型FPGA具有反復(fù)編程的能力，通常由四局部組成：可編程邏輯資源CLB通常由查找表模塊為了能將FPGA中數(shù)目很大的CLB和IOB連結(jié)成各種復(fù)雜的系統(tǒng)，在布線區(qū)內(nèi)布置了豐富的可編程互連資源可編程輸入輸出資源存放

3、編程數(shù)據(jù)的SRAM主要由存儲單元陣列，數(shù)據(jù)移位存放器，地址移位存放器和控制電路4局部組成核心期刊目錄。編程數(shù)據(jù)通過Din串行進(jìn)入數(shù)據(jù)移位存放器，每輸入w位就寫入一行存儲單元，寫入哪一行那么由地址移位存放器來決定。從存儲單元讀出數(shù)據(jù)也是整行w位讀出，其過程與寫入過程相反。圖3給出了一種存放編程數(shù)據(jù)SRAM的結(jié)構(gòu)示意圖。圖32SRAM型FPGA的測試?yán)碚摳鶕?jù)SRAM型FPGA各組成模塊的功能和特點，將其分為以上四大組成局部。對于這四個功能模塊，采用各個擊破;的方法來考慮測試問題。要對一個FPGA進(jìn)行完整的測試，需要對被測FPGA進(jìn)行反復(fù)編程，并對編程實現(xiàn)的電路進(jìn)行測試。測試編程實現(xiàn)的電路所用的時間

4、較短，而對FPGA進(jìn)行編程那么比較費(fèi)時，通常需要幾毫秒到幾百毫秒的時間。因而，在同樣的故障覆蓋率下故障覆蓋率，對FPGA進(jìn)行測試的時間主要取決于編程的次數(shù)。本文隨后對各模塊的測試?yán)碚撨M(jìn)行了討論和研究。其中構(gòu)建測試生成和測試故障模型是測試?yán)碚摰年P(guān)鍵技術(shù)。2.1可編程輸入輸出資源IOB的測試?yán)碚摽删幊梯斎胼敵鲑Y源IOB是FPGA芯片通向外界的窗口。只有首先保證了IOB的穩(wěn)定性，才可以通過這個窗口對FPGA芯片進(jìn)行全面的測試。IOB的故障模型可以分為：恒為0狀態(tài)故障，恒為1狀態(tài)故障，斷路故障，三態(tài)故障等。這就需要通過屢次編程來對IOB進(jìn)行配置。然后分別在輸入端口施加測試鼓勵，在輸出端口回收測試響應(yīng)來

5、檢驗IOB的功能是否完全正常。比方在檢測是否存在恒為0/1狀態(tài)故障的時候可以把FPGA的一半IOB設(shè)置為輸入狀態(tài)，另一半IOB設(shè)置為輸出狀態(tài)，并在FPGA內(nèi)部構(gòu)建一個簡單的取反或者直連模塊來測試輸出狀態(tài)的IOB是否工作正常。然后將IOB的輸入輸出狀態(tài)進(jìn)行角色調(diào)換，再次測試輸出狀態(tài)的IOB是否工作正常，就可以對FPGA的IOB進(jìn)行測試了。2.2可編程邏輯資源CLB的測試?yán)碚摽删幊踢壿嬞Y源CLB是FPGA內(nèi)部的邏輯功能子模塊。它既可以實現(xiàn)組合邏輯功能又可以實現(xiàn)時序邏輯功能。測試CLB最簡單的方法就是將CLB的輸入/輸出和FPGA的IOB連接起來，直接對每個CLB內(nèi)的邏輯電路進(jìn)行測試。當(dāng)然對于每個C

6、LB來說，包含了查找表模塊，D觸發(fā)器，數(shù)據(jù)選擇器和快速進(jìn)位邏輯等。都要通過假設(shè)干次編程才能完成全面的測試。這種方法存在的主要問題是FPGA的IOB是有限的，每次編程只能測試某一局部的CLB，這就增加了編程的次數(shù)。在同樣的故障覆蓋率下FPGA的測試時間很長。為了解決故障覆蓋率和測試時間之間的矛盾可以采用把整行列或假設(shè)干行列連在一起進(jìn)行測試的方法：基于異或門級聯(lián)電路的方法【3】，基于與門和或門級聯(lián)電路的方法【4】，以陣列為根底的方法。也可以采用只需很少IOB的內(nèi)建自測試BIST方法【7】。2.3可編程互連資源IR的測試?yán)碚摽删幊袒ミB資源主要是由線段和開關(guān)組成，互連資源的測試通?？紤]下述幾種故障：線

7、段的固定型(stuck-at)故障，線段的開路(stuck-open)故障，線段間的橋接故障，可編程開關(guān)的常閉(stuck-on)故障，可編程開關(guān)的常開(stuck-off)故障。同可編程邏輯資源一樣， 測試FPGA中的連線資源也存在IOB缺乏的問題，在同樣的故障覆蓋率下FPGA的測試時間很長，為了解決故障覆蓋率和測試速度之間的矛盾故障覆蓋率，可以采用把線網(wǎng)分成假設(shè)干子線網(wǎng)，把幾個子線網(wǎng)中測試時所加測試圖形相同的線網(wǎng)組成陣列共用IOB來解決這一問題。2.4存放編程數(shù)據(jù)SRAM的測試?yán)碚搶τ赟RAM的測試，那么屬于存儲器測試的范疇，研究已經(jīng)相對成熟，通常采用功能故障模型。其測試方法是通過Din輸

8、入數(shù)據(jù)對存儲單元逐行寫入特定功能的測試圖形，再逐行讀出，并通過Dout來觀察讀出的內(nèi)容。雖然對SRAM測試的方法已有較深入的研究。但由于FPGA中存放編程數(shù)據(jù)SRAM的讀寫方式具有特殊性，所以對其測試的方法也應(yīng)做相應(yīng)的改變，這種改變主要表達(dá)在讀寫控制器的工作時序上面。3 軟硬件協(xié)同測試平臺的搭建探討和研究了SRAM型FPGA的測試?yán)碚撝?，搭建了軟硬件協(xié)同測試平臺對FPGA測試?yán)碚撨M(jìn)行驗證。在此根底之上可以更深入地對FPGA測試?yán)碚撨M(jìn)行研究，并可以為FPGA芯片的使用提供穩(wěn)定的性能保障。圖4是軟硬件協(xié)同測試平臺的總體設(shè)計框圖，此測試平臺可以分為軟件模塊、硬件模塊和USB2.0通信模塊。圖43.

9、1 USB2.0通信模塊的搭建為了實現(xiàn)軟件局部和硬件局部之間的信息傳輸需要搭建一個USB2.0通信模塊，它是由三局部組成的：USB芯片及其外圍電路，USB芯片在Windows操作系統(tǒng)下的驅(qū)動程序，USB通信在VC+程序中數(shù)據(jù)收發(fā)的軟件接口。USB芯片CY7C68013是美國CYPRESS公司的一款微處理器，它自帶USB2.0接口，外圍電路主要是由時鐘電路、復(fù)位電路、存放USB設(shè)備VID/PID的EEPROM和濾波電容組成核心期刊目錄。為了實現(xiàn)USB芯片與個人計算機(jī)之間的連接需要開發(fā)USB芯片在Windows操作系統(tǒng)下的驅(qū)動程序，并編寫與驅(qū)動程序相配套的Inf文件來引導(dǎo)個人計算機(jī)對驅(qū)動程序進(jìn)行調(diào)

10、用。最后還要在VC+程序中開發(fā)與USB設(shè)備進(jìn)行數(shù)據(jù)讀寫的軟件接口。這是通過構(gòu)建MyUSB類來實現(xiàn)的，類中的成員變量包括USB設(shè)備句柄、發(fā)送數(shù)據(jù)緩沖區(qū)、接收數(shù)據(jù)緩沖區(qū)以及發(fā)送和接收數(shù)據(jù)的個數(shù)。類中的成員函數(shù)包括翻開USB設(shè)備、發(fā)送緩沖區(qū)中的數(shù)據(jù)、接收數(shù)據(jù)到緩沖區(qū)和關(guān)閉USB設(shè)備。MyUSB類的頭文件如下：class MyUSBprivate:HANDLE hDevice;char ReciveDataBuf;char SendDataBuf;int ReciveDataCount;int SendDataCount;public:bool OpenDevice();bool CloseDevic

11、e();bool SendData(SendDataCount, SendDataBuf);bool ReciveData(ReciveDataCount, ReciveDataBuf);3.2 測試平臺軟件模塊和硬件模塊的搭建軟件模塊是由：用戶測試可視化界面、故障類型和故障定位分析程序、測試響應(yīng)文件、測試鼓勵文件和被測芯片配置文件組成。硬件模塊是由：被測芯片配置控制器和被測芯片及其外圍電路組成。圖5圖5是整個系統(tǒng)的運(yùn)行流程。由用戶啟動測試指令；個人計算機(jī)從FPGA芯片配置庫中讀取二進(jìn)制文件，并通過被測芯片配置控制器對FPGA芯片中的SRAM進(jìn)行寫操作，完成配置；調(diào)用測試鼓勵庫中的測試鼓勵對F

12、PGA芯片施加測試鼓勵；回收測試響應(yīng)并與測試響應(yīng)庫中的二進(jìn)制文件進(jìn)行比照；運(yùn)行故障類型和故障定位分析程序?qū)PGA芯片的故障進(jìn)行診斷；此時，如果測試完畢那么得出診斷結(jié)果，否那么就需要返回第二步繼續(xù)執(zhí)行此循環(huán)。4 測試驗證和故障診斷利用軟硬件協(xié)同測試平臺，對SRAM型FPGA內(nèi)部的可編程邏輯資源進(jìn)行了測試。測試?yán)碚撌腔谂c門和或門級聯(lián)電路的方法，針對的芯片是Xilinx公司的XC2S100，此款芯片含有20行x30列=600個CLB。在測試的過程中故障覆蓋率，其中一局部CLB被配置為被測對象，另一局部CLB被配置為與門陣列，最后一局部CLB被配置為或門陣列。這就需要三次角色轉(zhuǎn)換配置才可以完成對所

13、有CLB的測試。圖6給出了這種方法的測試示意圖。圖6被測對象CLB的配置代碼為：moduleTestCLB(CLBTestIn,CLBTestOut,Clk,Set);inputCLBTestIn;inputClk,Set;outputreg CLBTestOut;always(posedge Clk)beginif(Set)CLBTestOutelseCLBTestOutendendmodule被測對象CLB可能存在著恒定為0/1狀態(tài)故障，使得數(shù)字系統(tǒng)難以正常工作。嚴(yán)格按照基于與門和或門級聯(lián)電路的測試?yán)碚搶PGA芯片進(jìn)行了三次配置，并施加測試鼓勵和回收測試響應(yīng)，對FPGA芯片進(jìn)行了故障診斷。FPGA測試系統(tǒng)的界面如圖7，測試結(jié)果見表格1。5 結(jié)束語在FPGA測試中，為了解決故障覆蓋率和測試時間之間的矛盾，利用的是基于陣列的測試方法。這種方法的推出使得測試時間不會隨著FPGA密度的增加而線性增加。既可以獲得高故障覆蓋率，又可以大大縮短測試時間。隨后開發(fā)了軟硬件協(xié)同測試平臺對FPGA測試?yán)碚撨M(jìn)行了驗證，基于此平臺可以繼續(xù)加深對FPGA測試?yán)碚摰难芯?，并可以對FPGA芯片進(jìn)行相關(guān)測試，尤其在FPGA技術(shù)迅猛開展的今天，可以為FPGA芯片的穩(wěn)定應(yīng)用提供性能保障。圖