南京理工大學(xué)電類綜合實驗報告

1、-. z. . .可修編. . MACROBUTTON MTEditEquationSection2 Equation Chapter 1 Section 1 SEQ MTEqn r h * MERGEFORMAT SEQ MTSec r 1 h * MERGEFORMAT SEQ MTChap r 1 h * MERGEFORMAT 電類綜合實驗實驗報告數(shù)字FM調(diào)制解調(diào)器的設(shè)計*：金威*： 9 學(xué)院名稱：自動化學(xué)院指導(dǎo)教師：薛文*光祖2016年6月-. z.一、實驗名稱數(shù)字FM調(diào)制解調(diào)器的設(shè)計二、實驗?zāi)康?、理解FM數(shù)字調(diào)制解調(diào)的根本原理；2、掌握FPGA的根本構(gòu)造及開發(fā)的一般流程；3、掌握

2、Quartus 軟件的根本使用。三、實驗內(nèi)容基于FPGA開發(fā)板DE2-115和AD/DA板THDB-ADA設(shè)計一個數(shù)字式FM調(diào)制解調(diào)器，并要求測試調(diào)制解調(diào)器的功能和解調(diào)性能：1、按照FM調(diào)制的實現(xiàn)框圖，設(shè)計一個FM數(shù)字調(diào)制器，完成對設(shè)定波形的FM數(shù)字調(diào)制。并驗證調(diào)制信號的正確性。2、按照FM解調(diào)的實現(xiàn)框圖，選擇合理方案設(shè)計一個FM數(shù)字解調(diào)器，完成對輸入已調(diào)信號的FM數(shù)字解調(diào)，并驗證其功能及性能。四、實驗要求1、根本要求1要求調(diào)制信號為正弦波，調(diào)制信號頻率為100kHz，最大頻偏為100kHz，載波頻率為3MHz。2輸入已調(diào)載波信號峰峰值幅度不超過1V，調(diào)制信號頻率不大于50kHz，載波頻率為3

3、MHz的正弦波。五、FM調(diào)制解調(diào)根本原理1、FM信號的數(shù)學(xué)表達式FM是一種以載波的瞬時頻率變化來表示信息的調(diào)制方式，其載波的頻率跟隨輸入信號的幅度直接成等比例變化，其數(shù)學(xué)表達式如下：假設(shè)調(diào)制信號為，其振幅，載波信號為 MACROBUTTON MTPlaceRef * MERGEFORMAT SEQ MTEqn h * MERGEFORMAT ( SEQ MTEqn c * Arabic * MERGEFORMAT 1)其中A為振幅，為載波中心頻率，則已調(diào)信號為 MACROBUTTON MTPlaceRef * MERGEFORMAT SEQ MTEqn h * MERGEFORMAT ( SE

4、Q MTEqn c * Arabic * MERGEFORMAT 2)其中為最大頻偏，表示相對于載波的最大頻率偏離量。2、FM調(diào)制信號的時域及頻域波形圖圖 SEQ 圖 * ARABIC 1已調(diào)信號時域波形圖圖 SEQ 圖 * ARABIC 2 FM已調(diào)信號幅度譜2、實現(xiàn)FM信號調(diào)制的兩種方式有兩種方法分別是直接調(diào)頻和間接調(diào)頻。直接調(diào)頻就是，根據(jù)FM信號的瞬時頻率與調(diào)制信號幅度程線性關(guān)系這一特征，可將調(diào)制信號的電壓作為壓控振蕩器的控制電壓，使其輸出頻率直承受調(diào)制信號電壓的控制，這樣壓控振蕩器的中心頻率就是已調(diào)信號的中心頻率，而信號的瞬時頻率恰好由調(diào)制信號的電壓幅度決定，這種方式是最直接的頻率調(diào)制

5、實現(xiàn)方式。所謂間接調(diào)頻指的是，先對調(diào)制信號進展積分后得到瞬，然后利用得到的瞬時頻率對載波信號的相位進展調(diào)制。因此間接調(diào)頻的實現(xiàn)方法實際上就是先積分再調(diào)相。3、實現(xiàn)FM信號解調(diào)的兩種方式主要分為鑒相法和鑒頻法。鑒相法指的是利用鑒相電路將已調(diào)載波中的相位信息提取出來，再對相位信息求導(dǎo)即可得到調(diào)制信號，鑒相的方法可以鑒相的方法可以是模擬的也可以是數(shù)字的。鑒頻法指的是利用鑒頻器直接將已調(diào)載波中的瞬時頻率提取出來，鑒頻方法主要有兩種，一種是將FM信號經(jīng)過頻幅轉(zhuǎn)換網(wǎng)絡(luò)，轉(zhuǎn)換成調(diào)頻-調(diào)幅波，再經(jīng)過調(diào)幅解調(diào)得到調(diào)制信號。另一種是將FM信號經(jīng)過頻相轉(zhuǎn)換網(wǎng)絡(luò)轉(zhuǎn)換成調(diào)頻-調(diào)相波，再經(jīng)過鑒相器得到調(diào)制信號。4、FM調(diào)

6、制的數(shù)字實現(xiàn)方案FM調(diào)制的數(shù)字實現(xiàn)最直接的方法就是利用DDS技術(shù)。DDS是通過控制相位累加器的累加增量值來改變相位累加器的循環(huán)頻率。再通過相位累加器對波形表進展查表得到所需頻率的輸出信號。其工作原理決定了我們可以很容易的改變輸出波形的頻率和相位。圖 SEQ 圖 * ARABIC 3 DDS實現(xiàn)的FM調(diào)制框圖基于DDS的根本原理，模擬調(diào)制方法中的直接法和間接法在DDS技術(shù)中實際上是統(tǒng)一的，因為DDS實現(xiàn)過程中的相位累加器實際上可以看作是一個積分器，而相位累加器的輸出實際上就代表了信號的瞬時相位。5、數(shù)字FM實現(xiàn)的改良方案由于FM是一種非線性調(diào)制，因此已調(diào)信號的頻譜寬度會大大展寬，而在實際應(yīng)用中很

7、多時候通信信道都是帶限的，為了防止不同頻道之間的干擾，對信號的邊帶抑制都有嚴格規(guī)定，而上述調(diào)制的實現(xiàn)方案實際上并沒有考慮邊帶抑制的問題。根據(jù)對FM信號的數(shù)學(xué)表達式的分析在最簡單的單音調(diào)制下，已調(diào)信號的邊頻分量理論上是無限多的，其幅度按照貝塞爾函數(shù)的規(guī)律下降的，因此不能有效進展邊帶抑制。為了有效的進展邊帶抑制可以采用如下改良構(gòu)造：圖 SEQ 圖 * ARABIC 4改良構(gòu)造的FM數(shù)字調(diào)制實現(xiàn)框圖6、FM的數(shù)字解調(diào)實現(xiàn)方案FM的數(shù)字解調(diào)可以采用鑒相法。接收信號先經(jīng)過正交下變頻變?yōu)榱阒蓄l信號，然后根據(jù)調(diào)制信號帶寬進展適當(dāng)倍數(shù)抽取以降低運算量。正交解調(diào)得到的零中頻信號可以計算出接收信號的瞬時相位，再通

8、過對瞬時相位進展差分得到最后的解調(diào)信號。圖 SEQ 圖 * ARABIC 5 FM數(shù)字解調(diào)實現(xiàn)框圖實現(xiàn)過程中的正交下變頻以及抽取、差分等運算都是數(shù)字信號處理中的常見算法比擬容易實現(xiàn)，實現(xiàn)比擬困難的是求相位運算，這一步運算包含了除法以及反正切運算，運算量較大。實現(xiàn)的方法一般有兩種，一種是查表法，查表法在精度要求較高時需要很大的數(shù)據(jù)存儲量。另一種方法是利用Cordic算法來求解，由于Cordic算法的核心思想是通過迭代運算來逼近所求的非線性函數(shù)的函數(shù)值，因此高精度的運算需要較多的迭代次數(shù)。因此雖然硬件消耗量較少，但是很難滿足較高吞吐率的運算。具體方法的選擇需要考慮實際情況來決定。六、實驗步驟將設(shè)計

9、好的FM調(diào)制器代碼下載到演示板，調(diào)制信號由FPGA內(nèi)部產(chǎn)生，設(shè)置調(diào)參數(shù)，包括載波頻率，調(diào)制信號頻率，調(diào)制波形及最大頻偏。用示波器觀察DAC輸出的已調(diào)載波的時域波形，并利用Signal_tap盡可能多的記錄送給DAC的數(shù)據(jù)，并繪出頻譜圖。將設(shè)計好的FM解調(diào)器代碼下載到演示板，利用函數(shù)信號發(fā)生器產(chǎn)生已調(diào)的FM調(diào)制信號，并設(shè)定好各項參數(shù)。用示波器觀察DAC輸出端的解調(diào)時域波形，并利用Signal_tap記錄送給DAC的數(shù)據(jù)，并繪出頻譜圖。逐步減小輸入波形幅度，觀察解調(diào)結(jié)果，找出解調(diào)器工作的門限電平并記錄。利用按鍵或者通信接口改變調(diào)制器和解調(diào)器的工作參數(shù)并通過觀察記錄輸出波形驗證參數(shù)改變的正確性。七、

10、實驗結(jié)果FM調(diào)制信號FM調(diào)制信號Signal Tap截圖 FM調(diào)制信號示波器時域波形圖FM調(diào)制信號示波器頻域波形圖FM解調(diào)信號Signal Tap截圖FM解調(diào)信號示波器時域波形1.位寬的選擇在FM解調(diào)過程中，在進展采樣信號的正交下變頻時，進展的是14位數(shù)的乘法運算，所得結(jié)果位寬應(yīng)為28位。而最終的DAC輸出只有14位，所以需要對數(shù)據(jù)進展截位操作。但是對截位的選取需要慎重考慮，假設(shè)高位保存過多，可能造成重復(fù)的符號位，導(dǎo)致實際輸出信號賦值很小；假設(shè)保存過少，可能造成符號位喪失，輸出數(shù)據(jù)錯誤。一般應(yīng)借助Signal Tap工具抓取數(shù)據(jù)后進展分析，取無變化的最高位處進展截取，向后截取14位。2.偏移碼與補碼數(shù)據(jù)在FPGA內(nèi)計算是以補碼的形式存在，而在ADC和DAC中是以偏移碼的形式存在，所以在進展AD/DA操作