24位AD轉(zhuǎn)換器CS5381及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應用

1、24位AD轉(zhuǎn)換器CS5381及其在高速高精度數(shù)據(jù)采集系統(tǒng)中的應用摘要5381中公司生產(chǎn)的120、192高性能立體聲24位/變換器, 文中介紹了 5381的性能特點及其在高速高精度采集系統(tǒng)中的應用，給出 了由兩片5381和、-及存儲器構(gòu)成的四通道并行數(shù)據(jù)采集系統(tǒng)的設計方法 和測試結(jié)果，該系統(tǒng)在混場源電磁法接收機中已經(jīng)得到了很好的應用。關(guān)鍵詞5381;并行數(shù)據(jù)采集系統(tǒng)1引言在弱信號檢測儀器開發(fā)過程中，選用高精度的A/D轉(zhuǎn)換芯片往往可以給設計帶來方便。一般情況下，在對寬頻帶弱信號進行檢測時，范文先生網(wǎng)收集整理不 僅要求AD C具有大動態(tài)范圍，同時對AD C的采樣速率也提出了更高的 要求。C S 5

2、3 8 1是目前市場上動態(tài)范圍和采樣速率兩項指標都很突出 的一款2 4位ADC,它的推出為設計高速高精度采集系統(tǒng)提供了一個較 好的解決方案。2C S 5 3 8 1的主要性能特點C S5381是Ci rrusLogi c公司推出的120dB、192kHz高性能立體聲模數(shù)轉(zhuǎn)換芯片。該芯片采用2 4引腳TS SOP或SO I C封裝，其引腳排列如圖1所示。該芯片采用5V工作電源。它的內(nèi)部集成了一個可直接與52 . 5 V邏輯電平接口的電平轉(zhuǎn)換器、一個可消除直流偏移量的高通濾波器、一個線性相位數(shù)字抗混疊濾波 器和溢流監(jiān)測器。C S 5 3 8 1所具有的這些特性使其在高品質(zhì)音頻處理和精密測控 等領域

3、都得到了很好的應用。C S 5 3 8 1的主要性能特點如下 有2 4位轉(zhuǎn)換精度；采樣速率可以達到19 2kHz; 具有120d B動態(tài)范圍； 可工作于5 V模擬電壓和35 V邏輯電壓;5 V邏輯電平;帶有線性相位抗混疊濾波器；采用差動模擬信號輸入方式；具有主、從兩種工作模式;內(nèi)置數(shù)字高通濾波器。圖2cs 5 3 8 1使用起來非常方便，可工作在主、從兩種模式下。模式選擇可通過管腳2 M/S來進行。當M/S引腳為高電平時，C S 5 3 8 1工作在主模式Ma ster Mode,此時L R C K其頻率等于采樣速率和S C LK是輸出管腳；而 當M/ S為低電平時，C S 5 3 8 1工作

4、在從模式S 1 aveMode, 該模式下，LRCK和SCLK變成輸入管腳。如需改變C S 5 3 8 1的采樣率，只需控制芯片的MD IV、M 0和 M1這三個管腳的邏輯電平即可。表1所列是主時鐘為24. 5 76MHz時，不同控制方式時采樣速 率的對照表。表 15381 采樣率控制對照表 10 采樣速率10048101961101920111010384通常2 4位A D C都會產(chǎn)生一個微小的直流偏移，在C S 5 3 8 1內(nèi)部有一個數(shù)字高通濾波器，可以通過給管腳HPF提供一個低電平使該濾波器有效，這樣，芯片可以消除直流偏移。另外芯片還帶有溢流監(jiān)測器，當模擬信號的輸入電壓幅度過大而致使A

5、 DC轉(zhuǎn)換溢出時，相對應的管腳L FV變低，因此，在該管腳與電源之 間接一個發(fā)光二極管，就可以直觀地顯示出模擬輸入是否溢出，從而根據(jù) 需要調(diào)整前端放大電路的增益。C S 5 3 8 1的模擬信號為差動輸入方式，因此，它的前端要有一個 簡單的模擬調(diào)理電路。C S 5 3 8 1的轉(zhuǎn)換結(jié)果是2 4位補碼形式的串行數(shù)據(jù)，且左右通道 交替輸出，可用L R C K的高低電平來進行區(qū)分。輸出數(shù)據(jù)有兩種格式左對齊和I 2 S 0圖2是C S 5 3 8 1的兩種數(shù)據(jù)傳輸時序。3四通道并行采集系統(tǒng)的設計圖3所示是一個四通道并行采集系統(tǒng)的 整體框圖，該系統(tǒng)主要由TMS 3 2 0 VC 3 3以下簡稱VC 3

6、3、兩片 C S 5 3 8 1、一片 F PGAEPF 1 OKI 0 和一個大容量 F I-F O 存儲器構(gòu)成。采集系統(tǒng)與主機的通訊采用U S B接口。系統(tǒng)中的一片C S 5 3 8 1工作于主模式，另外一片則工作在從模式下，這樣可以保證兩片ADC工作時嚴格同步在基于C S 5 3 8 1的采集系統(tǒng)中，如何實現(xiàn)C S 5 3 8 1與TM S 3 2 0 V C 3 3的接口是一個關(guān)鍵問題。具體的設計方案有兩種其一，由于C S 5 3 8 1采用同步串行數(shù)據(jù)輸出方式，而TMS 3 2 0 VC 3 3具有多通道緩沖串DM c BSP,因止匕,可以較為容易地實現(xiàn)二者的硬件連接。其二是通過C

7、P LD/F P GA設計串并轉(zhuǎn)換電路，并把C S 5 3 81輸出的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，然后由TMS 3 2 0 VC 3 3通過擴 展I。對數(shù)據(jù)進行讀取。這兩種方案相比，第一種方案比較簡單，但系統(tǒng)要設計四個獨立的同 步采集通道，并要使用兩片C S 5 3 8 1 ,而TM S320VC33只有 一個M c B S P ,所以此方案無法采用。第二種方案實現(xiàn)起來相對比較麻煩，硬件成本也較大。它通過把每片C S 5 3 8 1的串行數(shù)據(jù)轉(zhuǎn)換成8位并行數(shù)據(jù)并經(jīng)FI F O緩存，然后由TM S 3 2 0 V C 3 3通過中斷和DMA方式對四個 通道的轉(zhuǎn)換數(shù)據(jù)進行讀取。串并轉(zhuǎn)換電路設計是C S

8、 5 3 8 1和TMS 3 2 0 VC 3 3接口電路的核心部分，它負責將C S 5 3 8 1輸出的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)并 存儲在F I FO中，同時產(chǎn)生相應的F I FO寫信號。具體設計時，應當考慮以下三個問題1對于C S 5 3 8 1在左右通道 的數(shù)據(jù)，除了2 4位轉(zhuǎn)換結(jié)果數(shù)據(jù)外，還應輸出一個8位的附加信息，因 此，輸出一道數(shù)據(jù)時，總共有3 2個時鐘輸出，而最后8位數(shù)據(jù)是無用的，這樣，就需要有一個禁止邏輯來防止8位附加數(shù)據(jù)也寫入到F I FO中2由于串行輸出時鐘S C L K在C S 5 3 8 1工作期間是一直存在以保的，因此，在啟動和結(jié)束串并轉(zhuǎn)換時，應該有一個控制邏輯來使串并

9、轉(zhuǎn)換 電路只有在LR -CK的上升沿或者下降沿觸發(fā)下才能進行數(shù)據(jù)轉(zhuǎn)換， 證左右通道數(shù)據(jù)順序的確定性。3轉(zhuǎn)換電路要有使能控制，以便控制信號的采集時間。4測試結(jié)果該采集系統(tǒng)利用標準信號源進行正弦信號采集測試，下面是 對兩種頻率的正弦信號進行測試的結(jié)果分析。其中第一種測試結(jié)果如圖4所示。對于10kHz的正弦信號，C S 5 3 8 1的主時鐘M C L K為24. 5 7 6 MHz、它具有6 4倍的過采樣率采樣速率f s =M C L K/ 64 = 1 92kHz,采樣時間T為1ms。由采樣結(jié)果和功率譜可以看出系統(tǒng)中的C S 5 3 8 1采樣數(shù)據(jù)在頻 率域的動態(tài)范圍在1 2 0d B以上。圖5把系統(tǒng)采樣速率f s設置為384kHz時，對75kHz正弦 信號的采樣結(jié)果及功率譜估計如圖5所示，由采樣結(jié)果可以看出C S 5 3 8 1可以在3 8 4 kHz的采樣速率下對更高頻率的信號進行采樣，但從 功率譜可以看出，此時動態(tài)范圍及信噪比都在8 0 d B左右，可見采樣精 度有較大幅度的降低。若