配套課件-基于Proteus的數(shù)字電路分析與設計

1、第1章 數(shù)字概念簡介 （Introduction to digital concepts） 數(shù)字電子技術本章預覽1.0 概述（Preview）1.1 數(shù)字量和模擬量（Digital and analog quantities）1.2 二進制數(shù)、邏輯電平和數(shù)字波形1.3 數(shù)據(jù)傳輸（Date transfer） 1.4 基本邏輯運算（Basic logic operations）1.5 基本邏輯功能（Basic logic function）1.6 數(shù)字集成電路（Digital integrated circuits）1.1 數(shù)字量和模擬量現(xiàn)實世界中兩大系統(tǒng)： 模擬系統(tǒng)與數(shù)字系統(tǒng)； 電子數(shù)字計算機

2、是最典型的數(shù)字系統(tǒng) ； 模擬量經采樣、保持、量化、編碼可轉換為數(shù)字量，在數(shù)字系統(tǒng)中進行處理。 數(shù)字系統(tǒng)的特點：便于加工、處理、傳輸、存儲等，可靠，抗干擾能力強。tV(t)tV(t) 一、數(shù)字電路與模擬電路的區(qū)別 1、信號不同 數(shù)字電路中的信號在時間上是離散的脈沖信號； 而模擬電路中的信號是隨時間連續(xù)變化的信號。 2、研究對象不同 數(shù)字電路研究的是電路的輸入、輸出之間的邏輯關系； 模擬電路則是研究電路的輸入、輸出之間的大小相位等問題。 3、有源器件的工作狀態(tài)不同 數(shù)字電路中晶體管工作在開關狀態(tài)，也就是交替地工作在飽和與截止兩種狀態(tài)； 而在模擬電路中晶體管多工作在放大狀態(tài)。 4、分析工具不同 數(shù)字

3、電路采用二進制，主要分析工具是邏輯代數(shù)； 模擬電路采用十進制，主要分析工具是普通代數(shù)。 二、數(shù)字電路的分類 1、按電路組成結構分立元件集成電路小規(guī)模集成電路中規(guī)模集成電路大規(guī)模集成電路超大規(guī)模集成電路 2、集成電路3、按電路所用器件雙極型電路(TTL)單極型電路(CMOS)4、按電路邏輯功能組合邏輯電路時序邏輯電路三、數(shù)字信號的表示方式： 采用二值數(shù)字來表示，即0、1數(shù)字。 0為邏輯0，1為邏輯1；2) 采用邏輯電平來表示，即H和L；3) 采用數(shù)字波形來表示。tV(t) 1.2 二進制數(shù)、邏輯電平和數(shù)字波形(Binary digits, logic levels and digital wav

4、es)要了解數(shù)字量和數(shù)字電路，首先要弄清：二進制數(shù)、邏輯電平和數(shù)字波形三個概念。 1.2.1 二進制數(shù)（Binary digits）數(shù)字系統(tǒng)中主要使用二進制數(shù)，即0和1。二進制數(shù)只計兩個數(shù)便進位，如從最低位LSB（Less Bit）開始計數(shù)，0、1，然后向高一位進1。常用的二進制數(shù)字有8位、16位、32位等， 也分別被稱為字節(jié)（Byte）、 字（Word）、 雙字（Double word）等。1.2.2 邏輯電平（Logic levels）在數(shù)字電路中，二進制數(shù)中的位0和1是通過邏輯電平來表示的。數(shù)字電路內部各單元電路輸入輸出端的電壓一般不超出5V。電平分為：高電平（High Level）和低

5、電平（Low Level）。 高電平的電壓范圍為25V，用來表示二進制位1； 低電平的電壓范圍為00.8V，用來表示二進制位0，有時0V以下也表示0。 這種表示方法被稱為正邏輯，相反為負邏輯。1.2.3 數(shù)字波形（Digital waveforms）在示波器上看到方波或矩形波就是一種數(shù)字波形。1數(shù)字脈沖（Digital pulse） 數(shù)字脈沖分為正脈沖和負脈沖： 正脈沖由上升沿、高電平和下降沿組成； 負脈沖由下降沿、低電平和上升沿構成。（a）正脈沖 （b）負脈沖圖1-1 數(shù)字脈沖 2數(shù)字波形（Digital waveform） 數(shù)字波形是由正負脈沖交替形成的，它的橫軸為時間，縱軸為邏輯電平（0

6、和1），但在繪制波形中通常省去橫軸和縱軸。 數(shù)字波形分周期波和非周期波，圖1-2（a）、（b）分別為周期波和非周期波。 圖1-2 數(shù)字波形圖（a）周期波（b）非周期波3周期、頻率和占空比（Cycle, frequency and duty cycle） T為周期，單位是時間。頻率和周期之間為倒數(shù)關系，即 頻率越高，波形中高低電平變化越快，或波形越密集。圖1-3 數(shù)字方波 在組合邏輯電路的分析和設計中，非周期波較為常見； 在時序邏輯電路的分析和設計中，周期波用的較多。 數(shù)字波形的周期波又分為數(shù)字方波和矩形波。 方波的占空比為50%。占空比（Duty cycle）是一個百分數(shù)，它通常被定義為：在一

7、個周期波中，電平為1的時間占整個周期時間的百分比，用首字母D來表示，即4時鐘（clock）周期波又稱為時鐘，簡稱CLK，CP或C，是時序邏輯電路不可缺少的輸入信號，就像人的心臟一樣，按照固定的頻率來跳動，以協(xié)調各個部件工作。5時序圖（Timing graph）時序圖和真值表、卡諾圖、狀態(tài)轉換圖一起，是分析邏輯電路的幾種必需工具。時序圖是把電路的輸入、輸出以及時鐘按時間對應關系放在一起的組合波形圖，Clock為時鐘波形，A和B為輸入波形，Y為輸出波形。又稱時序波形圖 1.3 數(shù)據(jù)傳輸（Date transfer）數(shù)據(jù)是指包含有特定信息的位的組合。用數(shù)字波形表示的二進制數(shù)，為了完成給定目的，必須在

8、一個系統(tǒng)內（或從一個系統(tǒng)到另一個系統(tǒng)）從一個電路傳送到另一個電路。如計算機內存中存儲的二進制數(shù)為了完成加法功能，必須被傳送到中央處理單元（CPU），然后，加法的和被傳送到監(jiān)控器去顯示或從監(jiān)控器傳送回內存。在計算機系統(tǒng)中，二進制數(shù)被傳輸?shù)姆椒ㄓ袃煞N：串行和并行。串行傳輸并行傳輸圖1-5 二進制數(shù)的串、并行傳輸1串行傳輸（Serial transfer）當二進制位以串行方式從一個點傳送到另一個點時，它們是沿著一根導線一次只能傳送一位。 串行方式傳輸數(shù)據(jù)節(jié)約導線，但不節(jié)省時間，通常用于遠距離傳輸。2并行傳輸（Parallel transfer）當并行傳送二進制位時，一組位沿不同的導線同時傳送，每一個

9、位都占用一根導線。 并行數(shù)據(jù)傳送可以傳送8個位或16個位（根據(jù)所用的導線多少），節(jié)省時間，但浪費導線。 1.4 基本邏輯運算（Basic logic operations） 舉重比賽，三個評委，只要有兩個評委舉牌就表示舉重成功。評委的表決與運動員舉重的成功與否有一種邏輯對應關系。用二進制位來表示，令評委舉牌同意為1，不同意為0，舉重成功為1，不成功為0。設三個評委分別為A、B、C，舉重結果為Y，則對應關系如表1-1所示，這就是真值表（Truth table）。表1-1 舉重裁判邏輯關系真值表 A B C Y00000010010001111000101111011111邏輯代數(shù)表達式： 邏輯代

10、數(shù)是布爾代數(shù)在數(shù)字電路中二值邏輯的應用。 二值邏輯 在數(shù)字電路中，1位二進制數(shù)碼“0”和“1”不僅可以表示數(shù)量的大小，也可以表示事物的兩種不同的邏輯狀態(tài)，如電平的高低、開關的閉合和斷開、電機的起動和停止、電燈的亮和滅等。 這種只有兩種對立邏輯狀態(tài)的邏輯關系，稱為二值邏輯。 當二進制數(shù)碼“0”和“1”表示二值邏輯，并按某種因果關系進行運算時，稱為邏輯運算。 最基本的三種邏輯運算為“與”、“或”、“非”。1. “與”運算 與運算也叫邏輯乘或邏輯與，即當所有的條件都滿足時，事件才會發(fā)生，即“缺一不可”。 如圖所示電路，兩個串聯(lián)的開關控制一盞燈就是與邏輯事例，只有開關A、B同時閉合時燈才會亮。 設開關

11、閉合用“1”表示，斷開用“0”表示 ； 燈亮用“1”表示，燈滅用“0”表示（邏輯賦值） 可得到表1-2： 1.“與”運算 A B Y000010100111表1-2 “與”運算邏輯關系真值表“與”運算關系的描述為： 當所有輸入都為高電平1時，輸出為高電平1； 當任何一個輸入為低電平0時，輸出為低電平0。表達式：Y=AB=AB邏輯符號：2.“或”運算（OR operation） 或運算也叫邏輯加或邏輯或，即當其中一個條件滿足時，事件就會發(fā)生，即“有一即可”。 用電路表示：兩個并聯(lián)的開關控制一盞燈就是或邏輯只要開關A、B有一個閉合時燈就會亮。 用邏輯賦值法也可得到真值表:2. “或”運算 “或”運

12、算關系的描述為： 當所有輸入都為低電平0時，輸出為低電平0； 當任何一個輸入為高電平1時，輸出為高電平1。表達式：Y= A+B邏輯符號：3.“非”運算（NOT operation） “非”運算關系實現(xiàn)一個邏輯電平值轉換為相反的邏輯電平值，即輸入為1時，輸出為0；輸入為0時，輸出為1。 因此，實現(xiàn)“非”操作的門又被稱作反相器。 如圖所示電路，一個開關控制一盞燈就是非邏輯事例，當開關A閉合時燈就會不亮。3.“非”運算（NOT operation） 非邏輯真值表：A Y0 110表達式：邏輯符號：1.5基本邏輯功能（Basic logic function）1.5.1 比較功能（Comparison

13、 function）具有數(shù)值比較功能的電路稱做比較器（comparator）。比較器能夠指示兩個數(shù)值誰大誰小以及是否相等。1.5.2 算術功能（Arithmetic function）數(shù)字電路能完成的算術功能有加法、減法、乘法和除法等，這與模擬電路中的比例運算、求和運算以及模擬乘法器等是不一樣的概念。 模擬電路的運算完成的是對信號幅值的一種疊加，而數(shù)字電路的算術功能完成的是純數(shù)字的運算，這些數(shù)字必須以二進制數(shù)來表示，每個二進制數(shù)的一個位占用一根導線，導線為高電平表示這個位上的數(shù)為1，導線為低電平表示這個位上的數(shù)為0。1. 加法 (Addition)加功能是通過一個被稱作加法器的邏輯電路來完成的

14、。一個二進制加法器能夠加兩個二進制數(shù)（在輸入端A、B，還有一個進位輸入Cin）并產生一個和（）的二進制數(shù)代碼和單個進位（Cout） 。2.減法(Subtraction)減法也是由數(shù)字電路來完成的。一個減法器需要三個輸入：被減數(shù)、減數(shù)和借位輸入。兩個輸出分別是差和借位輸出。例如，當8減去5時，輸入端的借位輸入為0，差是3且沒有借位輸出。借位輸入同樣也只有在多個減法器級連時才有意義。3.乘法(Multiplication)乘法是由被稱作乘法器的數(shù)字電路來完成的。在同一時間，數(shù)總是被2乘，因此，需要2個輸入。乘法器的輸出是積。乘法器的乘法運算主要是通過移位和加法電路來實現(xiàn)的。被乘數(shù)（二進制數(shù)）不斷地

15、向左移位來實現(xiàn)連續(xù)乘2，最終就變成積的一部分，再通過與某數(shù)相加來完成最終的積。4.除法(Division)除法是通過一系列相減、比較和移位來完成的。因此也可以用加法器和其它電路來實現(xiàn)。2個輸入分別是被除數(shù)和除數(shù)，2個輸出分別是商和余數(shù)。5.碼制轉換功能(The Code Conversion Function)一種碼制是指一串二進制位按照特定的格式來安排并用來表示指定的信息。一個碼制轉換器能夠把一種形式的代碼信息轉換成另外一種形式。例如，把二進制轉換成BCD碼（Binary coded decimal）或格雷碼（Gray code）。后面章節(jié)會詳細講到不同的碼制的編碼方式、用途以及相關的碼制轉

16、換器。6. 編碼功能(The Encoding Function)編碼功能由被稱為編碼器的邏輯電路來完成。編輯器能夠把信息轉換成代碼，如把一個十進制數(shù)或阿爾法字符轉變成某種碼制形式。舉例，有種編碼器能夠把09這十個十進制數(shù)分別轉換成對應的二進制代碼。7. 譯碼功能(The Decoding Function)譯碼功能由被稱為譯碼器的邏輯電路來完成。圖1-10是一個驅動七段數(shù)碼管顯示的特定譯碼器的功能說明圖。數(shù)碼管的每一段都連接到顯示譯碼器的一根輸出線上，當一個給定的二進制編碼出現(xiàn)在譯碼器的輸入端時，譯碼器七個輸出端出合適的高電平被激活，驅動七段數(shù)碼中相應的段點亮，從而組合顯示成相應于譯碼器輸入

17、端代碼值的數(shù)字。8. 數(shù)據(jù)選擇功能(The Data Selection Function)數(shù)據(jù)選擇器（multiplexer）和數(shù)據(jù)分配器（demultiplexer）。數(shù)據(jù)選擇器能夠把數(shù)據(jù)從多路輸入中按序選中一路，并從輸出端分時輸出。數(shù)據(jù)選擇器按序實現(xiàn)輸入端不同的數(shù)據(jù)線上的數(shù)據(jù)分別被選中，分時輸出在唯一的輸出線上，是由電子轉換開關來實現(xiàn)的。而數(shù)據(jù)分配器和數(shù)據(jù)選擇器的功能正好相反，在器件制造上，只有數(shù)據(jù)選擇器，數(shù)據(jù)分配器可直接把數(shù)據(jù)選擇器的輸入輸出端顛倒使用，適當接線即可。數(shù)據(jù)選擇器和數(shù)據(jù)分配器一起可用于，當數(shù)據(jù)從甲地傳到比較遠的乙地時，甲地接數(shù)據(jù)選擇器，乙地接數(shù)據(jù)分配器，兩地之間只接一根線

18、，分時傳送，節(jié)省了電線。比如有一個字節(jié)的二進制數(shù)要傳送，按序從高低位開始分別把8個位輸出到數(shù)據(jù)選擇器的輸出端上，通過遠距離傳輸，數(shù)據(jù)分配器接收到此輸入線上的電平值（0或1），按序分配給它的多個輸出端對應的一個線上。如圖1-11所示。計算機系統(tǒng)之間的數(shù)據(jù)傳輸通常利用這樣的傳輸方式。9. 存儲功能(The Storage Function)數(shù)字系統(tǒng)優(yōu)于模擬系統(tǒng)的最大之處就是它的存儲功能，即它可以把二進制數(shù)和位保存在存儲器中一定的時間，這種存儲數(shù)據(jù)的單元是數(shù)字電路而不是磁介質。普通存儲器件有鎖存器、觸發(fā)器、寄存器、半導體存儲器以及磁盤和光盤，后兩種不屬于數(shù)字電路。（1）鎖存器和觸發(fā)器 鎖存器和觸發(fā)器

19、很相似，稍有驅別，都是有一個輸出，多個輸入，能夠把輸入端想要設置的電平值保存在輸出端，并且在輸入電平改變時仍能保持輸出不變，只有在特定的輸入條件下才改變（1變0或0變1），它能記憶一個位，是時序邏輯電路的最基本單元。（2）寄存器多個觸發(fā)器可組成寄存器，因此，寄存器能夠同時記憶多個位，比如一個字節(jié)的二進制數(shù)，只有當輸入條件改變時，輸出端的二進制數(shù)才改變。后面會學到移位寄存器、串、并行轉換寄存器等。所謂寄存器，它儲存數(shù)據(jù)的時間是暫時的，且容量有限，因此算不上是存儲器。10. 計數(shù)功能(The counting Function)有許多功能的數(shù)字計數(shù)器，基本目的是記輸入端的數(shù)字脈沖個數(shù)，每數(shù)一個脈沖

20、，都會把它的當前個數(shù)轉換成對應的編碼值來指示它。所以，計數(shù)器必須有記憶功能，能記住來了多少脈沖，當前脈沖的序號。除了最基本的記憶，它的存儲能力也比較重要。圖12是一個5進制計數(shù)器的說明，計數(shù)器輸入端是一個周期為1秒的方波，輸出為三位二進制代碼，計數(shù)瞬間為方波的上升沿到來時。上電初始，沒有脈沖輸入時，輸出為000，當?shù)谝粋€脈沖的上升沿到來時，輸出為001；依次類推，當?shù)谒膫€脈沖的上升沿到來時，輸出為100；當?shù)谖鍌€脈沖的上升沿到來時，輸出為000，回到初始狀態(tài)，下次再來一個脈沖，重新輸出為001，循環(huán)計數(shù)，自動清零。1.6 數(shù)字集成電路（Digital integrated circuits）單

21、片集成電路（IC）是一種完成在非常小的一個硅片上制做完成的電子線路。組成電路的所有三極管、二極管、電阻和電容都是在單個硅片上通過不同的工藝制作出來的。如此微小的芯片上要集成成百上千個元件，而且還有連線。數(shù)字集成電路技術的發(fā)展，為現(xiàn)在的計算技術和實用電子類終端產品帶來了大規(guī)模的產量和效益。盡管芯片很小，但必須要和外部的其它元器件相連才能完成一個特定的功能。因此，集成芯片必須保護好，而且要有外部管腳。對于芯片的外部形狀、尺寸及管腳的排列方式、間距也是有幾種不同的標準的，通稱為集成芯片的封裝。1.6.1 集成芯片封裝（IC Packages）了解集成電路的封裝也非常重要，能夠在制作PCB（Print

22、 Circuit Board）電路印刷版時，對器件的位置、插空或焊盤事先設計好，以便實現(xiàn)人工或機器對元件的精準焊接。常用的集成芯片封裝技術有過孔技術和表面封裝技術SMT（Surface Mount Technology）。過孔技術封裝主要有DIP（Dual-in-line Package）雙排插針封裝，SIP（Single-in-line Package）和SDIP（Shrink Dual-in-line Package）收縮型DIP（管腳中心距窄）等。表面封裝技術不需要把集成芯片的管腳插入到PCB的另一面，而是粘在同一面上，電路板的另一面可以走線。這種技術是近些年發(fā)展的新技術，這種封裝的集成

23、芯片做得更小，一盤采用再流焊技術來焊接，整個電路版和元件布局更密。常見的SMT技術有SOIC（Small-outline IC）、PLCC（Plastic Leaded Chip Carrier）、LCCC（Leadless Ceramic Chip Carrier）、SOP（Small-outline Package）、TSOP（Thin Small-outline Package）、TVSOP（Thin Very Small-outline Package）、QFP（Quad Flat Package）等。部分SMT封裝如圖1-14所示。 所有集成芯片的管腳號排列都有一個標準格式。從封裝的

24、頂部看，管腳1都有標記，要么是一個小圓點，或 是小缺口，或是斜邊。有圓點標識的，圓點對著的就是管腳1。芯片頂端有半圓形缺口的，缺口朝上背對著管腳看，缺口左邊第一個是管腳1，順序且按環(huán)形排序，最大數(shù)的管腳總是和管腳1稱或在1的旁邊。如圖1-15所示。1.6.2 管腳序號（Pin Numbering）1.6.3 集成電路分類（Integrated Circuit Complexity Classifications）集成電路按成集成的復雜程序分類，有SSI、MSI、LSI、VLSI和ULSI。小規(guī)模集成SSI（Small-scale integration）電路在一個芯片上集成了將這12個相等規(guī)模

25、的門電路。這些集成電路包括基本門電路和觸發(fā)器。中規(guī)模集成MSI（Medium-scale integration）電路在一個芯片上集成了12-99個相等規(guī)模門電路。這些集成電路包括編碼器、譯碼器、計數(shù)器、寄存器、選擇器、運算電路、小型存儲器等。大規(guī)模集成LSI（Large-scale integration）電路在一個芯片上集成了100-9999個相等規(guī)模的門電路，存儲器就屬于LSI技術。很大規(guī)模集成VLSI（Very large-scale integration）技術在每個芯片上集成了 10000-99999個相等規(guī)模的門電路。超大規(guī)模集成ULSI（Ultra large-scale in

26、tegration）技術主要用來描述大型存儲器、大型微處理器和大型單片機。它的復雜度為每個芯片上集成了100000個以上的相等規(guī)模門電路。1.6.4 集成電路技術（Integrated Circuit Technologies）制作集成電路所用的晶體管要么是雙極型結型晶體管，要么是金屬氧化物半導體場效應管（MOSFETs）。使用雙極型結型晶體管的稱作TTL（Transistor-Transistor logic）技術或ECL（Emitter-coupled logic）技術，TTL應用的更廣泛。使用MOSFETs的稱為CMOS（complementary MOS）和NMOS（n-channel

27、 MOS）技術，微處理器使用的是MOS技術。TTL、ECL和MOS技術中，ECL電路開關速度最高但不常用，MOS技術最易大規(guī)模集成。SSI和MSI電路通?？梢允褂肨TL或CMOS技術，而LSI、VLSI和ULSI電路主要是使用CMOS技術來實現(xiàn)的，因為它需要更高的集成度。數(shù)字電子技術第 2 章 數(shù)制和碼制2.1 幾種常用的數(shù)制 1、數(shù)制： 多位數(shù)碼每一位的構成以及從低位到高位的進位規(guī)則稱為進位計數(shù)制，簡稱數(shù)制。一、幾個定義 2、基數(shù)： 進位制的基數(shù)，就是在該進位制中可能用到的數(shù)碼個數(shù)。3、位權（位的權數(shù)）： 在某一進位制的數(shù)中，每一位的大小都對應著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是

28、這 一位的權數(shù)。 權數(shù)是一個冪。數(shù)碼為：0 1 2 3 4 5 6 7 8 9；基數(shù)是10，用字母D表示；運算規(guī)律：逢十進一，即9+1=10。十進制數(shù)的權展開式：Dki10i二、十進制 (143.75)D =1102+4101+3100+710-1+510-2 若在數(shù)字電路中采用十進制必須要有十個電路狀態(tài)與十個計數(shù)碼相對應。將在技術上帶來許多困難，很不經濟。各個數(shù)碼處于十進制數(shù)的不同數(shù)位時，代表的數(shù)值是不同的，這些數(shù)值稱為位權。對于任意一個十進制數(shù)都可以按位權展開。數(shù)碼為：0、1；基數(shù)是2，用字母B表示；運算規(guī)律：逢二進一，即：1110。三、二進制二進制數(shù)的權展開式：Bki2i(101.11)

29、B 122 021120121122 (5.75)D各數(shù)位的權是的冪數(shù)碼為：07；基數(shù)是8。用字母O表示運算規(guī)律：逢八進一，即：7110；八進制數(shù)的權展開式：Oki8i四、八進制(207.04)O 282 0817800814 82 (135.0625)D各數(shù)位的權是8的冪數(shù)碼為：09、AF；基數(shù)是16。 用字母H來表示運算規(guī)律：逢十六進一，即：F110；十六進制數(shù)的權展開式：Hki16i五、十六進制 (2A.7F)H 216110160716115162(42.4960937)D各數(shù)位的權是16的冪一、二十轉換方法：將二進制數(shù)按權展開再相加，即可以轉換為十進制數(shù)。2.2 不同數(shù)制間的轉換（1

30、011.01）2 1 23 022 121120021122 （11.25）10二、十二轉換方法 基數(shù)連除、連乘法將整數(shù)部分和小數(shù)部分分別進行轉換。 整數(shù)部分-基數(shù)連除取余； 小數(shù)部分-基數(shù)連乘取整。合并整數(shù)部分:基數(shù)連除，取余數(shù)自下而上.小數(shù)部分:基數(shù)連乘，取整數(shù)自上而下.所以：(44.375)D(101100.011)B采用基數(shù)連除、連乘法 可將十進制數(shù)轉換為任意的N進制數(shù)。三、二十六轉換 將二進制數(shù)由小數(shù)點開始，整數(shù)部分向左,小數(shù)部分向右，每4位分成一組，不夠4位補 零，則每組二進制數(shù)便是一位十六進制數(shù)。( 1 0 1 1 1 1 0. 1 0 1 1 0 0 1 )200 =(5E.B

31、2 )16=( 1000 1111 1010. 1100 0110)2 四、十六二轉換方法：將每位十六進制數(shù)用4位二進制數(shù)表示。( 8 F A . C 6 )16五、八進制數(shù)與二進制數(shù)的轉換 二進制數(shù)與八進制數(shù)的相互轉換，按照每3位二進制數(shù)對應于一位八進制數(shù)進行轉換。（ 1 1 0 1 0 1 0 . 0 1 )2 (152.2)80 00( 3 7 4 . 2 6 )8 = （ 011 111 100 . 010 110）2六、十六進制數(shù)與十進制數(shù)的轉換 將十六進制數(shù)轉換成十進制數(shù)時，按權展開再相加即可。 將十進制數(shù)轉換成十六進制數(shù)時，可先轉換成二進制數(shù)，再將得到的二進制數(shù)轉換成等值的十六進

32、制數(shù)。2.3 二進制算術運算一、二進制算術運算的特點 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 0 1 0 1 0 0加法運算減法運算 二進制算術運算和十進制算術運算規(guī)則基本相同，區(qū)別是“逢二進一”。 1 0 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 0 0 10 0 0 0 0 1 0 1 1 0 1 乘法運算除法運算01010 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 0 1 0 1.1 1二、原碼、反碼、補碼和補碼運算原碼最高位作為符號位，正數(shù)為0，負數(shù)為1。反碼最高位作為符號位，正數(shù)為0，負數(shù)為1。正

33、數(shù)的反碼和它的原碼相同；負數(shù)的反碼符號位不變，其余數(shù)值逐位求反。補碼最高位作為符號位，正數(shù)為0，負數(shù)為1。正數(shù)的補碼和它的原碼相同；負數(shù)的補碼將其反碼最低位加1。二、原碼、反碼、補碼和補碼運算例如7和7的原碼反碼和補碼為：7的原碼為0 111，反碼為0 111，補碼為0 1117的原碼為1 111，反碼為1 000，補碼為1 001注：0的反碼有兩種表示，0的反碼為0 000，0的反碼為1 111以生活中常見的時鐘為例，來說明補碼運算的原理。當在5點時發(fā)現(xiàn)表停在10點，若想撥回有兩種方法： a.逆時針撥5個格，即1055，這是做減法。b.順時針撥7個格，即10717，由于模是12，107125

34、，這是做加法。二、原碼、反碼、補碼和補碼運算補碼的運算：當做二進制減法時，可利用補碼將減法運算轉換成加法運算。舍去計算 (1001)2 - (0101)2 1 0 0 1 0 1 0 1 0 1 0 0 補碼 補碼 0 1 0 0 1 1 1 0 1 1 1 0 0 1 0 0二進制加、減、乘、除都可以用加法運算來實現(xiàn)。減法變加法例2.1 兩個補碼表示的二進制數(shù)相加時的符號位討論例：用二進制補碼運算求出 1310 、1310 、1310 、1310結論：將兩個加數(shù)的符號位和來自最高位數(shù)字位的進位相加， 結果就是和的符號 。 解：二、原碼、反碼、補碼和補碼運算注意：正數(shù)的補碼即是它所表示的數(shù)的真

35、值；負數(shù)的補碼部分不是它所示的數(shù)的真值，需要將補碼再求補碼得其原值。與原碼和反碼不同，“0”的補碼只有一個，即（00000000）B如果二進制的位數(shù)為n，則可表示的有符號位數(shù)的范圍為（2n-12n1- 1），如n8，則可表示(128127)，故在做加法時，注意兩個數(shù)的絕對值不要超出它所表示數(shù)的范圍。數(shù)碼：代表一個確切的數(shù)字，如二進制數(shù)，八進制數(shù)等。代碼：特定的二進制數(shù)碼組，是不同信號的代號，不一 定有數(shù)的意義。編碼：n 位二進制數(shù)可以組合成2n 個不同的信息，給每 個信息規(guī)定一個具體碼組，這種過程叫編碼。 數(shù)字系統(tǒng)中常用的編碼有兩類： 1、二進制編碼，2、二-十進制編碼。 另外無論二進制編碼還

36、是二十進制編碼，都可分成有權碼（每位數(shù)碼代表的權值固定）和無權碼。2.4 幾種常用的編碼 我們常用的數(shù)字1、2、39、0 通常有兩大用途：1、表示大?。?0000（一萬）， 8848米。2、表示編碼：000213班， 8341部隊。 我們習慣使用十進制，而計算機硬件是基于二進制的，因此需要用二進制編碼表示十進制的09十個碼元, 即BCD (Binary Coded Decimal) 碼。至少要用四位二進制數(shù)才能表示09，因為四位二進制有16種組合。 現(xiàn)在的問題是：要在16種組合中挑出10個，分別表示09，怎么挑呢？不同的挑法構成了不同的BCD碼。 一、十進制代碼 幾種常用的十進制代碼二、格雷碼

37、特點：任何相鄰的兩個碼組中，僅有一位代碼不同。應用：減少過渡噪聲。 編碼順序二進制格雷碼編碼順序二進制碼格雷碼000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000二、格雷碼格雷碼：是無權碼。其組成是：格雷碼的最低位是0110循環(huán)；第二位是00111100循環(huán)；第三位是0000111111110000循環(huán)，以此類推可得多位數(shù)的格雷碼。編碼順序二進制格雷

38、碼編碼順序二進制碼格雷碼000000000810001100100010001910011101200100011101010111130011001011101111104010001101211001010501010111131101101160110010114111010017011101001511111000（100010010011）2（ ）10（100010010011）8421BCD（ ）102195893例：美國標準信息交換碼-ASCII碼特點：是一種7位二進制代碼，共有128種狀態(tài)，分別代表128種字符。例：100 0001 代表 A門電路（Gate circuits）

39、第3章3.0 概述 門電路是實現(xiàn)邏輯運算的電子電路，與已經講過的邏輯運算相對應。常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、與或非門、異或門等。正邏輯：高電平表示邏輯1、低電平表示邏輯0。負邏輯：高電平表示邏輯0、低電平表示邏輯1。獲得高、低電平的基本方法：利用半導體開關元件的 導通、截止（即開、關）兩種工作狀態(tài)。3.1 三極管的基本開關電路 3.1.1 雙極型三極管的開關特性一、雙極型三極管的結構 BECNNP基極 發(fā)射極集電極BECNPN型三極管PNP集電極 基極 發(fā)射極 BCEBECPNP型三極管二、雙極型三極管的輸入特性和輸出特性 IC(mA )1234UCE(V)36

40、912IB=020A40A60A80A100AIB(A)UBE(V)204060800.40.8輸入特性曲線輸出特性曲線開啟電壓飽和區(qū)截止區(qū)放大區(qū)三、雙極型三極管的基本開關電路 在數(shù)字電路中，三極管作為開關元件，主要工作在飽和和截止兩種開關狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。四、雙極型三極管的開關等效電路 開關等效電路(1) 截止狀態(tài) 條件：發(fā)射結反偏特點：電流約為0 (2)飽和狀態(tài)條件：發(fā)射結正偏，集電結正偏特點：UBES=0.7V，UCES=0.3V/硅uituot+Vcc0.3V五、雙極型三極管的動態(tài)開關特性 集成門電路雙極型TTL (Transistor-Transistor Logic

41、 Integrated Circuit , TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide- Semiconductor，MOS）TTL 晶體管-晶體管邏輯集成電路MOS 金屬氧化物半導體場效應管集成電路3.2 TTL門電路工作原理 輸入級倒相級輸出級稱為推拉式電路或圖騰柱輸出電路一、TTL反相器的電路結構和工作原理3.2.1 TTL反相器 1.輸入為低電平（0.2V）時三個PN結導通需2.1V0.9V不足以讓T2、T5導通T2、T5截止1.輸入為低電平（0.2V）時vovo= 5vR2vbe4vD2 3.4V 輸出高電平2. 輸入為高電平（3.4V）時電位被嵌在2.1

42、V全導通 vB1=VIH+VON=4.1V發(fā)射結反偏1V截止T2、T5飽和導通2. 輸入為高電平（3.4V）時vo =VCE50.3V 輸出低電平 可見，無論輸入如何，T4和T5總是一管導通而另一管截止。 這種推拉式工作方式，帶負載能力很強。1. 懸空的輸入端相當于接高電平。2. 為了防止干擾，一般應將懸空的輸入端接高電平。說明二. Proteus仿真二. Proteus仿真1.“與”運算（AND operation） A B Y000010100111表1-2 “與”運算邏輯關系真值表2.“或”運算（OR operation） “或”運算關系的描述為：當所有輸入都為低電平（0）時，輸出為低電

43、平（0）；當任何一個輸入為高電平（1）時，輸出為高電平（1）。3.“非”運算（NOT operation） “非”運算關系實現(xiàn)一個邏輯電平值轉換為相反的邏輯電平值，即輸入為1時，輸出為0；輸入為0時，輸出為1。因此，實現(xiàn)“非”操作的門又被稱作反相器。3.2.2 TTL與非門（TTL NAND gate）3.2.2 TTL與非門（TTL NAND gate）3.2.2 TTL與非門（TTL NAND gate）3.2.2 TTL與非門（TTL NAND gate） TTL集成門電路的封裝： 雙列直插式 如：TTL門電路芯片（四2輸入與非門，型號74LS00 )地GND外 形管腳 電源VCC（+5

44、V）74LS00內含4個2輸入與非門，74LS20內含2個4輸入與非門?；蚍情T與或非門74LS863.4.1 CMOS傳輸門 C和C是控制信號，當輸入電壓vI在0VDD之間時：（1）當C = 0，C= 1時，T1和T2都不具備開啟條件而截止，輸入與輸出之間相當于開關斷開一樣，呈現(xiàn)高阻狀態(tài)（大于1k，輸出既不是1也不是0）。（2）當C = 1，C= 0時，T1和T2至少有一個是導通的，使vI與vO之間呈現(xiàn)低阻狀態(tài)（小于1k），傳輸門導通。3.4 其它功能門電路3.4.2三態(tài)門（Three-state gates） 三態(tài)門不是一種新的邏輯運算門，是在普通門電路的基礎上加上控制電路而構成的，比如有三

45、態(tài)與非門、三態(tài)異或門等，三態(tài)指的是輸出不僅有高電平和低電平兩個狀態(tài)，還可以是高阻狀態(tài)，即和輸入之間是斷開的。三態(tài)門在數(shù)字計算機中應用非常普遍，當一組位通過并行數(shù)據(jù)線傳送到總線上之后，需要與總線之間阻斷，不要長時間占用總線，以免影響其它數(shù)據(jù)被傳送到總線。 3.4 其它功能門電路 三態(tài)輸出門(Three-State Output Gate)是在普通門電路的基礎上附加控制電路而構成的。ENAYBENAYB3.4.3集電極開路門（OC門）為什么需要OC門？普通與非門輸出不能直接連在一起實現(xiàn)“線與”！10產生一個很大的電流ABYCD3.4 其它功能門電路集電極懸空 ABYOC門輸出端可直接連接實現(xiàn)線與。

46、 有一種常用單總線數(shù)字溫度傳感器DS18B20，在與單片機之間實現(xiàn)一點或多點通訊時，就是采用上拉電阻的形式與單總線實現(xiàn)線與。 DS18B20采用CMOS技術，耗電量很小，數(shù)據(jù)線輸出為漏極開路。共有三根線，一個接電源，一個接地，另外一個是數(shù)據(jù)線，數(shù)據(jù)線與電源之間接上4.7k拉電阻R1， 如圖3-22所示，多個 DS18B20與總線之間分時串行傳送溫度數(shù)據(jù)和命令字節(jié)。 另外在圖3-22中，單片機P0口的每個輸出端內部電路也為漏極開路，必須加上拉排阻RP1，才能驅動液晶顯示器，否則不會顯示 。圖3-22 DS18B20與單片機的單總線接法3.5 數(shù)字集成芯片實用常識74H系列：高速系列。其工作速度的

47、提高是用增加功耗的代價換取的，效果不夠理想。3.5.1 數(shù)字集成芯片分類及命名74S系列：肖特基系列。采用抗飽和三極管，提高了工作速度，但電路功耗加大，并且輸出的低電平升高。74LS系列：低功耗肖特基系列。兼顧功耗和速度兩個方面，得到更小的延遲功耗積。74AS系列：電路結構與74LS系列相似，采用低 阻值，提高了工作速度，但功耗較大。74ALS系列：其延遲功耗積是TTL電路所有系列中最小的一種。54、54H、54S、54LS系列：54系列與74系列電路具有完全相同的電路結構和電氣性能參數(shù)。54系列工作溫度范圍更寬，電源允許的工作范圍更大。74系列：溫度070，電源電壓5V5%;54系列: 溫度

48、-55+125，電源電壓5V10%。CMOS電路與TTL電路比較：（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在 318V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個W，中規(guī)模集成電路的功耗也不會超過100W。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路容易受靜電感應而擊穿，在使用和 存放時應注意靜電屏蔽，焊接時電烙鐵應接地 良好，尤其是CMOS電路多余不用的輸入端不 能懸空，應根據(jù)需要接地或接高電平。CMOS電路與TTL電路比較：3.5.

49、2 數(shù)字集成芯片管腳的處理1、多余輸入端的處理原則： 不能影響輸入與輸出之間的邏輯關系 。 數(shù)字集成電路中多余的輸入端在不改變邏輯關系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關系的要求接地或接高電平。 TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。 對于TTL門，一般可將多余的輸入端通過上拉電阻（13 K）接電源正端；也可利用反相器將其輸入端接地；通過大電阻接地（邏輯1的處理）。直接把多余端接地（邏輯0的處理）。 對于CMOS電路，對于輸入端可根據(jù)需要直接接地（邏輯0的處理）；或直接接VDD（邏輯1的處理）。 要實現(xiàn)Y=A，輸入端B應

50、如何連接？B = 0時可實現(xiàn)Y=A，B端應接低電平(接地）。要實現(xiàn)Y=A ，輸入端B應如何連接？ B = 1時可實現(xiàn)Y=A ，B端應接高電平（接電源）。2. 集成芯片邏輯功能的轉換3. 集成芯片電源和接地在實驗連接或焊接復雜電路時，有時會忘記數(shù)字集成芯片的電源和地的接線。通常雙排針封閉的數(shù)字集成芯片的右上端（即最大管腳號）為電源，左下端為地。在焊接電路時，通常把電源線排在電路的上邊一排，接地線排在下邊一排，集成芯片布在中間，接線方便又美觀。另外注意，應先焊接集成芯片插座，調試時再安裝芯片，以免把芯片燙壞。第4章 組合邏輯代數(shù) （Combined logic algebra）4.0 概述（Pre

51、view）4.1布爾算術的定律和法則（Laws and rules of Boolean algebra）4.2邏輯函數(shù)及其表示（Logic function and expressions）4.3 邏輯函數(shù)的化簡方法（The simplification ways of logic function）4.4具有約束的邏輯函數(shù)卡諾圖法化簡4.1布爾算術的定律和法則（Laws and rules of Boolean algebra）4.1.1基本公式（Basic formula）請?zhí)貏e注意與普通代數(shù)不同之處1.常量之間的關系第4章 組合邏輯代數(shù) （Combined logic algebra）

52、4.1.1基本公式（Basic formula）請?zhí)貏e注意與普通代數(shù)不同之處1.常量之間的關系 2.基本公式分別令A=0及A=1代入這些公式，即可證明它們的正確性。亦稱 非非律 3.基本定理利用真值表很容易證明這些公式的正確性。如證明AB=BA求證: （17式） A+BC=(A+B)(A+C)證明:右邊 =(A+B)(A+C)=AA+AB+AC+BC=A +A(B+C)+BC=A(1+B+C)+BC=A 1+BC=A+BC=左邊課本上用真值表證明4.1.2 常用公式（Common formula）1. A+AB =2. A+AB= A+AB=A(A+B)=A(A+B)=注: 紅色變量被吸收掉！

53、統(tǒng)稱 吸收律注: 紅色變量被吸收掉！統(tǒng)稱 吸收律AA+BA+BABAB證明:A+AB =(A+A) (A+B) ;分配律 =1(A+B) =A+BA+BC=(A+B)(A+C)3. AB+AB =4. A(A+B )=證明: A(A+B )=AA+AB =A+AB =A(1+B) =A(A+B ) (A+B )=注: 紅色變量被吸收掉！也稱 吸收律AAA5. AB+AC+BC =證明: AB+AC+BC =AB+AC+(A+A)BC =AB+AC+ABC+ABC =AB(1+C) +AC(1+B) =AB +ACAB+AC+BCD =AB+ACAB+AC冗余定律或多余項定理或包含律(A+B)(

54、A+C)(B+C) =(A+B)(A+C)(A+B)(A+C)(B+C+D) =(A+B)(A+C)冗余定律或多余項定理的其他形式同理：此多余項可以擴展成其他形式6. A(AB) = A(AB) =證明:A(AB) =A(A+B) =AA+AB = ABA(AB) =A(A+B) =AA+AB = A(1+B) =AABA一、代入定理 任何一個含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個邏輯函數(shù)代替，則等式仍然成立。這個規(guī)則稱為代入定理。例如，已知等式 ，用函數(shù)Y=BC代替等式中的B，根據(jù)代入定理，等式仍然成立，即有：4.1.3 邏輯代數(shù)的基本定理（Fundamental theorem

55、 of logical algebra） 二、 反演定理對于任何一個邏輯表達式Y，如果將表達式中的所有“”換成“”，“”換成“”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達式就是函數(shù)Y的反函數(shù)Y（或稱補函數(shù)）。這個規(guī)則稱為反演定理。應用反演定理應注意兩點：1、保持原來的運算優(yōu)先順序，即如果在原函數(shù)表 達式中，AB之間先運算，再和其它變量進行 運算， 那么非函數(shù)的表達式中，仍然是AB之 間先運算。2、不屬于單個變量上的反號應保留不變。三、 對偶定理 對于任何一個邏輯表達式Y，如果將表達式中的所有“”換成“”，“”換成“”，“0”換成“1”，“1”換成

56、“0”，而變量保持不變，則可得到的一個新的函數(shù)表達式 YD, YD稱為Y的對偶式。對偶定理：如果兩個邏輯式相等，則它們的對偶式也相等。 利用對偶規(guī)則,可以使要證明及要記憶的公式數(shù)目減少一半。（2）式（12）式4.2邏輯函數(shù)及其表示方法（Logic function and expressions）4.2.1邏輯函數(shù)（Logic function） 如果以邏輯變量作為輸入，以運算結果作為輸出，當輸入變量的取值確定之后，輸出的取值便隨之而定。輸出與輸入之間的函數(shù)關系稱為邏輯函數(shù)。Y=F(A,B,C,)4.2.2邏輯函數(shù)的表示方法（The expressions of logic function）

57、 常用邏輯函數(shù)的表示方法有：邏輯真值表（真值表）、邏輯函數(shù)式（邏輯式或函數(shù)式）、邏輯圖、波形圖、卡諾圖及硬件描述語言。它們之間可以相互轉換。例：一舉重裁判電路設A、B、C為1表示開關閉合，0表示開關斷開；Y為1表示燈亮，為0表示燈暗。得到函數(shù)表示形式：真值表函數(shù)式邏輯圖波形圖1、真值表：將輸入、輸出的所有可能狀態(tài) 一一對應地列出。0 11 0A Y一輸入變量，二種組合 A B Y 0 0 1 0 1 1 1 0 1 1 1 0二輸入變量，四種組合A B C Y0 0 0 0 0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 1三輸入變量，八種組合A

58、 B C D Y0 0 0 0 1 0 0 0 1 00 0 1 0 10 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 1A B C D Y1 0 0 0 1 1 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1四輸入變量，16種組合請注意 n個變量可以有2n個組合，一般按二進制的順序，輸出與輸入狀態(tài)一一對應，列出所有可能的狀態(tài)。2、邏輯函數(shù)式 把邏輯函數(shù)的輸入、輸出關系寫成與、或、非等邏輯運算的組合式，即邏輯代數(shù)式，又稱為邏輯函數(shù)式，通常采用“與或”的形式。比如：3、邏輯圖：把相

59、應的邏輯關系用邏輯符號和連線表示出來。5、各種表示方法之間的相互轉換1）真值表邏輯函數(shù)式方法：將真值表中為1的項相加,寫成 “與或式”。A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 例2.5.14.2.3邏輯函數(shù)形式的變換（Variation of logic function forms ）2）邏輯式真值表方法：將輸入變量取值的所有組合狀態(tài)逐一帶入邏輯式求函數(shù)值，列成表即得真值表。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01

60、1111103）邏輯式邏輯圖方法：用圖形符號代替邏輯式中的運算符號,就可以畫出邏輯圖.4）邏輯圖邏輯式方法：從輸入端到輸出端逐級寫出每個圖形符號對應的邏輯式，即得到對應的邏輯函數(shù)式.5）波形圖真值表ABCYtttt00000011010101101000101111001111A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 011001011、最小項（Minimum term） : 在n變量邏輯函數(shù)中，若m為包含n個因子的乘積項，而且這n個變量都以原變量或反變量的形式在m 中出現(xiàn)，且僅出現(xiàn)一次，則這個乘積項m稱為該函數(shù)的一個標準積